每天学习Verilog——HDLBits做题

module top_module( input in, output out );
    
assign out =in;
    
endmodule
——————————————————————————————————————————

第一节简单讲述了赋值assign，将赋值号“="右侧的值传递给左边。

最下面是正确的结果