1、打开Quartus II 13.1 (64-bit)软件
2、新建工程
3、选择工程路径和文件名
4、选择硬件所用的芯片
5、新建Verilog HDL文件
6、输入代码
注意:这里的模块名称和文件名称要保持一致
7、配置引脚
注意:这里的引脚要与硬件连接保持一致
8、编译工程
如果编译时出现如下报错,那是软件注册问题, Current license file does not support the EP4CE10F17C8 device
参考:Quartus II破解 注册...-OpenEdv-开源电子网 重新注册
9、下载
10、生产jic文件
上面的步骤烧录的sof文件,fpga断电会丢失程序,要程序不丢失,需要使用jic文件。