a. 输入信号：
| Input |
Name |
Remark |
| S_AXI_ACLK |
全局时钟信号 |
|
| S_AXI_ARESETN |
全局复位信号 |
|
| S_AXI_AWADDR |
写地址信号 |
主机发送，从机接收 |
| S_AXI_AWPROT |
写通道保护信号 |
这个信号标志着传输的特权与安全 |
| S_AXI_AWVALID |
写地址有效信号 |
|
| S_AXI_WDATA |
写数据信号 |
主机发送，从机接收 |
| S_AXI_WSTRB |
写选通信号 |
这个信号表示写字节通道保持有效，在每8位的写数据总线上有1位被选通 |
| S_AXI_WVALID |
写有效信号 |
|
| S_AXI_BREADY |
写答复准备好信号 |
这个信号表示主机可以接收到写答复信号 |
| S_AXI_ARADDR |
读地址信号 |
|
| S_AXI_ARPROT |
读保护信号 |
|
| S_AXI_ARVALID |
读地址有效信号 |
|
| S_AXI_RREADY |
读准备好信号 |
表示主机可以接收从机发送的数据并且给予答复 |
b. 输出信号：
| Output |
Name |
Remark |
| S_AXI_AWREADY |
写地址准备好信号 |
表示主机可以控制写数据总线实现写功能 |
| S_AXI_WREADY |
写准备好信号 |
表示从机可以接收主机发送的数据 |
| S_AXI_BRESP |
写答复信号 |
标志从机是否接收到主机发送的数据 |
| S_AXI_BVALID |
写答复有效信号 |
表示从机接收到主机发送的数据 |
| S_AXI_ARREADY |
读地址准备好信号 |
表示主机可以读取数据 |
| S_AXI_RDATA |
读数据信号 |
从机发送，主机接收，即写入主机 |
| S_AXI_RRESP |
读答复信号 |
表示读数据传输的状态 |
| S_AXI_RVALID |
读有效信号 |
表示有效的数据已传输 |
c. 4个从机寄存器（在创建AXI IP时，可以自己设定个数，如图2）
slv_reg0； slv_reg1； slv_reg2; slv_reg3；
d. 读写逻辑示意
写：//写准备好信号——写准备好地址总线被占用——写地址通道有效——写地址选择——写数据传输——写应答回复
读：//读地址准备好——读总线被占用——读地址有效信号产生——读数据总线有效——读数据有效——读地址有效——主机寄存器读取数据