Aurora IP核是Xilinx公司在Aurora协议和高速串行收发器Rocket基础上研发出来的硬核。该核嵌入在Rocket I/O模块中，提供了简单的用户接口，极大地方便了信号的可操作性。通过IP核用户界面可以改变Rocket I/O中复杂的控制结构。Aurora IP核主要包括本地流控制、用户流控制、用户数据接口、时钟输入与时钟修正模块、高速串行收发模块和状态信息控制模块[7-8]。
IP核封装图如图2所示。
其中IP核设计的参考时钟需要选择高精度的差分时钟，最好选用外部时钟，而不能使用经过DCM分频/倍频而来的时钟。因为由DCM引出来的时钟抖动较大，Rocket I/O在数据传输时相当不稳定，会造成数据丢失。
由于Aurora IP核具有时钟补偿功能，在数据接口宽度为2 B的情况下，每5 000个user_clk就需要6个user_clk的时钟补偿，一旦启用时钟补偿功能，数据流将不能进入Rocket I/O，所以在Aurora IP 核收发器的两端需要加上一个16 KB的FIFO为数据缓冲做准备，以避免IP核在进行时钟补偿时的数据丢失，同时可以用来匹配AD采样信号数据时钟和用户时钟user_clk的不一致
Rocket I/O是内嵌在FPGA中的一款高速串行收发器，支持多种通信协议标准，如Aurora、PCI Express、光纤通道、千兆以太网等。该收发器提供单工或全双工的数据传输模式。每个Rocket I/O支持622 Mb/s～3.125 Gb/s的数据传输速率，并且利用通道绑定功能可以实现更高的数据传输速率。收发器模块物理媒质适配层(PMA)集成了串行/解串器(SERDES)、时钟和数据恢复电路(CDR)、电流模式逻辑(CML)、预加重/均衡电路等，物理编码子层(PCS)集成了8 bit/10 bit编解码电路、循环冗余校验(CRC)、相位调整FIFO、弹性缓冲器、PRBS产生和检测等[5]。这些集成的模块可用于补偿信号的高额损耗，减小时钟的偏差和内部噪声对接收性能的影响，从而提高信号的质量。
Aurora协议是一款高带宽、低成本、可扩展、框架简洁、适合点对点串行数据传输的协议。该协议支持专用的上层协议或符合工业标准的协议(例如以太网、TCP/IP)，提供了透明接口的串行互连协议，其允许数据进行任何分组封装，可以使芯片间的数据传输在一个较高的水平而不需要改变已有的通信系统或计算机系统[6]。Aurora协议可以配置每个通路中的Rocket I/O工作在全双工或半双工的模式下，其链路结构图如图1所示。
