74LS电路bai为逻辑门电路的集合，du如与门，非门，或zhi非门，或门dao。主要有一些二输入三输入的门电路的集合芯片，如或门，与门，非门，或非门等等。
VHDL：
- 规则更严格，不宽松但也不容易出错；
- 初始化RAM的代码更简单；
- 支持程序包；
- 自定义类型；
- 枚举类型；
- 没有reg和wire的混淆。
Verilog:
- 语法像C；
- 代码实现通常更短小紧凑；
- 可以成块注释；
- 没有冗余的原件例化。
多路分配器(demultiplexer) 根据输入地址代码的不同状态，把输入信号送到指定输出端的组合逻辑电路。这种电路又称数据分配器或多路解调器。
能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路，叫做数据分配器，又称为多路分配器，其逻辑功能正好与数据选择器相反。
电路结构：由与门组成的阵列。
数据分配是将一个数据源来的数据根据需要送到多个不同的通道上去，实现数据分配功能的逻辑电路称为数据分配器。它的作用相当于多个输出的单刀多掷开关，其示意图如上图所示。 [1]
数据分配器可以用唯一地址译码器实现。
如用3线－8线译码器可以把一个数据信号分配到8个不同的通道上去。用74138作为数据分配器的逻辑原理图如下：
将G2B接低电平，G1作为使能端，C，B和A作为选择通道地址输入，G2A作为数据输入。例如，当G1=1，CBA=010时，由74138的功能表可得：
两个或两个以上的电路构成一个网络时，若其中某一电路中电流或电压发生变化，能影响到其他电路也发生类似的变化，这种网络叫做耦合电路。耦合的作用就是把某一电路的能量输送（或转换）到其他的电路中去。