Verilog doit utiliser reg pour attribuer une logique séquentielle à la sortie, et le fil peut être utilisé dans une logique combinatoire
Verilog wire-reg
Guess you like
Origin blog.csdn.net/weixin_49574391/article/details/131865578
Recommended
Ranking