| 最近在看数据手册的时候，发现在 Cortex-M3 里，对于 GPIO 的配置种类有 8 种之多： （1）GPIO_Mode_AIN模拟输入 （2）GPIO_Mode_IN_FLOATING浮空输入 （3）GPIO_Mode_IPD下拉输入 （4）GPIO_Mode_IPU上拉输入 （5）GPIO_Mode_Out_OD开漏输出 （6）GPIO_Mode_Out_PP推挽输出 （7）GPIO_Mode_AF_OD复用开漏输出 （8）GPIO_Mode_AF_PP复用推挽输出 对于刚入门的新手，我想这几个概念是必须得搞清楚的，平时接触的最多的也就是推挽输出、 开漏输出、上拉输入这三种，但一直未曾对这些做过归纳。因此，在这里做一个总结： 推挽输出:可以输出高,低电平,连接数字器件;推挽结构一般是指两个三极管分别受两互补 信号的控制,总是在一个三极管导通的时候另一个截止。高低电平由 IC 的电源低定。 推挽电路是两个参数相同的三极管或 MOSFET,以推挽方式存在于电路中,各负责正负半周的 波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、 效率高。输出既可以向负载灌电流，也可以从负载抽取电流。推拉式输出级既提高电路的负 载能力，又提高开关速度。 |
开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做
电流型的驱动,其吸收电流的能力相对强(一般 20ma 以内).
开漏形式的电路有以下几个特点：
1. 利用外部电路的驱动能力，减少 IC 内部的驱动。当 IC 内部 MOSFET 导通时，驱动
电流是从外部的 VCC 流经 R pull-up ，MOSFET 到 GND。IC 内部仅需很下的栅极驱动电流。
2. 一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外
部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电
阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。比如加上上拉电阻
就可以提供 TTL/CMOS 电平输出等。（上拉电阻的阻值决定了逻辑电平转换的沿的速度 。
阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。）
3. OPEN-DRAIN 提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。
因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；
反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。
4. 可以将多个开漏输出的 Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器
件的情况下，形成“与逻辑”关系。这也是 I2C，SMBus 等总线判断总线占用状态的原理。
补充：什么是“线与”？：
在一个结点(线)上, 连接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶
体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一
个晶体管饱和, 这个结点(线)就被拉到地线电平上. 因为这些晶体管的基极注入电流(NPN)
或栅极加上高电平(NMOS), 晶体管就会饱和, 所以这些基极或栅极对这个结点(线)的关系
是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或 OR 逻辑.
其实可以简单的理解为：在所有引脚连在一起时，外接一上拉电阻，如果有一个引脚输出为
逻辑 0，相当于接地，与之并联的回路“相当于被一根导线短路”，所以外电路逻辑电平便
为 0，只有都为高电平时，与的结果才为逻辑 1。
由于浮空输入一般多用于外部按键输入，结合图上的输入部分电路，我理解为浮空输入状态
下，IO 的电平状态是不确定的，完全由外部输入决定，如果在该引脚悬空的情况下，读取
该端口的电平是不确定的。
上拉输入/下拉输入/模拟输入：这几个概念很好理解，从字面便能轻易读懂。
复用开漏输出、复用推挽输出：可以理解为 GPIO 口被用作第二功能时的配置情况（即并非
作为通用 IO 口使用）