奋斗的小孩系列 FPGA学习altera系列: 第六篇 二选一多路选择器的设计及仿真测试
作者：奋斗的小孩 郝旭帅（转载请注明出处）
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
今天给大侠带来“FPGA学习系列altera"系列，持续更新。
此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus 新版本已更新到20+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。
第六篇 二选一多路选择器的设计及仿真测试
在数字电路中，二选一多路选择器具备组合逻辑电路的简单性和经典性的特征，我们的第一个设计就从“它”开始。
工程名称为“mux2_1”，架构图如下：
端口描述：
输入：a、b、s。
输出：c。
扫描二维码关注公众号，回复：
12525591 查看本文章
功能描述：
当“s”为高电平时，“c”等于“a”；当“s”为低电平时，“c”等于“b”；
Verilog代码实现：
/*
模块名称：mux2_1
模块功能：当“s”为高电平时，“c”等于“a”；当“s”为低电平时，“c”等于“b