概述 |
一、存储器分类 |
1、按存储介质分类
2. 按存取方式分类
3. 按在计算机中的作用分类
|
二、存储器的层次结构 |
1、存储器三个主要特性的关系2、缓存——主存层次和主存——辅存层次 |
主存储器 |
一、概述 |
1、 主存的基本组成2、主存和 CPU 的联系3、主存中存储单元地址的分配4、主存的技术指标
|
二、半导体存储芯片简介 |
1、 半导体存储芯片的基本结构例: 2、半导体存储芯片的译码驱动方式(1)线选法:(2)重合法: |
三、随机存取存储器 ( RAM ) |
1、 静态 RAM (SRAM)(1)静态 RAM 基本电路:①静态 RAM 基本电路的读操作: ②静态 RAM 基本电路的写操作: (2)静态 RAM 芯片举例: ①Intel 2114 外特性: ②Intel 2114 RAM 矩阵 (64 × 64)读 2、 动态 RAM ( DRAM )(1)动态 RAM 基本单元电路:①三极管:读出与原存信息相反 写入与输入信息相同 ① 三管动态 RAM 芯片 (Intel 1103)读 ④ 4116 (16K × 1位) 芯片读原理 (4) 动态 RAM 刷新: 刷新与行地址有关 ① 集中刷新:(存取周期为0.5μs) ② 分散刷新(存取周期为1μs): ③ 分散刷新与集中刷新相结合: 3. 动态 RAM 和静态 RAM 的比较 |
四、只读存储器(ROM) |
1. 掩膜 ROM ( MROM )行列选择线交叉处有 MOS 管为“1”行列选择线交叉处无 MOS 管为“0” 2. PROM (一次性编程)3. EPROM (多次性编程 )4. EEPROM (多次性编程 )
5. Flash Memory (快擦型存储器)
|
五、存储器与 CPU 的连接 |
1. 存储器容量的扩展(1) 位扩展(增加存储字长)(2) 字扩展(增加存储字的数量)(3) 字、位扩展2. 存储器与 CPU 的连接(1) 地址线的连接(2) 数据线的连接(3) 读/写线的连接(4) 片选线的连接(5) 合理选用芯片(6) 其他 时序、负载(7) 例:例1CPU有16根地址线,8根数据线,并用MREQ作为访存控制信号(低电平有效),用WR作为读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片:1K ×4位RAM, 4K ×8位RAM, 8K ×8位RAM, 2K ×8位ROM, 4K ×8位ROM, 8K ×8位ROM,及74138译码器和各种门电路。画出存储器和CPU的连接图,要求如下:1)主存地址空间分配: 6000H~67FFH为系统程序区。 6800H~6BFFH为用户程序区。 2)合理选择上述芯片,说明各选几片。 3)详细画出存储芯片的片选逻辑图。 解: |
六、存储器的校验 |
1 . 编码的最小距离编码系统中,任意两组合法代码之间二进制位数的最少差异编码的纠错 、检错能力与编码的最小距离有关 L1 = D + C ( D≥C ) L—— 编码的最小距离 L = 3 D—— 检测错误的位数 具有一位纠错能力 C—— 纠正错误的位数 海明码是具有一位纠错能力的编码 2 . 海明码的特性
3 . 海明码的组成组成海明码的三要素海明码的组成需增添2k ≥ n + k + 1位检测位 检测位的位置2^i( i = 0、1、2 、3 ……) 检测位的取值 检测位的取值与该位所在的检测“小组” 中承担的奇偶校验任务有关 例: 4 . 海明码的纠错过程例: |
七、提高访存速度的措施 |
1. 单体多字系统增加存储器的带宽2. 多体并行系统
(1) 高位交叉各个体并行工作(2) 低位交叉各个体轮流编址 低位交叉的特点 在不改变存取周期的前提下,增加存储器的带宽(3) 存储器控制部件(简称存控) |
高速缓冲存储器 |
一、概述 |
二、主存与cache的地址映射 |
辅助存储器 |
一、概述 |
二、磁记录原理和记录方式 |
三、硬磁盘存储器 |
四、软磁盘存储器 |
五、光盘存储器 |