文章转至我的公众号：https://mp.weixin.qq.com/s/8RDze85pKlU8V75TriNlLQ
笔者Elin
Verilog与原图之间的联系
很多人学习Verilog后，说Verilog不就是一门语言嘛，我干嘛还要去学习电子的原理图呀，当初我学习C的时候，也是这样子过来的呀。
今天我们的主题之一便是来理清Verilog与电路原理图之间的大大关系。
C语言是一门软件语言，他最终对应的是计算机低层的1010111000这些一串一串的二进制，而Verilog最终则对应的是电路上各个逻辑的原理图，所以很多时候，想要很好的理解和学好Verilog，对原图的学习必不可少，最好是在写Verilog程序的时候，将原理图的逻辑关系贯穿到整个设计中去。当然笔者写大话Verilog的目的，也不是为了写一些很难的东西来混乱你的脑袋瓜的。
所以这个时候的你，只需要知道Verilog对应的是电路的原理图和几个简单的电路逻辑便足够了，做到有个印象，在后面自然会水到渠成的做到了原理图和Verilog相辅相成。
几个简单的逻辑图
再看下面的内容时，想请大家跟我们念几个字：与、或、非；
好念完了，可能大家这个时候便会说，这个不是在C也有吗，没错，很多语言的逻辑关系其实是相同的，所以，你有C的基础（或则其他的语言基础），你学习Verilog、JAVA、python等会有种似曾相识的感觉。
那么Verilog与纯软件上这几个字有什么区别吗？
逻辑关系上是没有区别的，他们是什么意思，Verilog就是什么意思。
只是Verilog多了一点点的新功能就是，他有对应的逻辑图
是不是看起来也不是特别难！
为了让大家更加直观的看到代码是怎么生成原理图的，笔者用了一个简单的代码来生成了一个原理图
这个时候，大家可以不用太多关注上面的代码，只需要知道，代码是原图的一种表示方式就足够了，然后也希望大家对Verilog的几个逻辑图好好记一下，上图的与门、或门等。
如果你觉得得笔者的文章对你有帮助，赏个鸡腿吃吃
欢迎关注我的公众号
大话Verilog-Verilog入门（一）
https://mp.weixin.qq.com/s/x-KlnwaXjKi76iUcOUU6eg