verilog学习（9）实战之存储器&奇偶校验

一：关于RAM的存储容量

　　硬件数据手册在描述存储容量时，通常给出地址的总个数与一个地址的存储位宽（不包括错误检测位与奇偶校验位）

　　例如：256k*16的RAM芯片可以存储256kbit=256*1024bit=2⁸*2¹⁰=2¹⁸bit，这里一个地址的存储位宽为16（数据线数目）

，地址总线的宽度为：2¹⁸/16=2¹⁴，即14根地址线。总容量2¹⁸=16*2¹⁴

　　下面我们将设计一个带有奇偶校验位的“1kb*32”的静态RAM的verilog模型。该存储器的容量为1024bit；一个地址存储位宽为32；一共有1024/32=32个地址。即地址线的寻址空间为0-32，addr的位宽为5（reg[4:0])