【FGPA】Verilog:JK 触发器 | D 触发器 | T 触发器 | D 触发器的实现


0x00 JK 触发器

JK 触发器是 RS 触发器和 T 触发器的组合,有两个输入端 J 和 K,如果两个输入端都等于 1,则将当前值反转。

行为表

猜你喜欢

转载自blog.csdn.net/weixin_50502862/article/details/134657872