Verilog 之行为建模

在这里插入图片描述

在程序中,initial 是不能用于赋值的,但是可以用于程序的监视
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

对于电平触发,只要有一个变化就会触发

在这里插入图片描述
在这里插入图片描述
注意:在always 里面的赋值,左边一定是reg 类型,但是本质上没有记忆功能,区别于数据流建模,赋值左边是wire线网型

在这里插入图片描述

有时候,要监控太多,就用@(*),注意,没有and ,只有or 来分隔

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
是下降沿有效还是上升沿有效,取决于你到底是低电平还是高电平有效,低电平对应下降沿,高电平对应上升沿

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

猜你喜欢

转载自blog.csdn.net/weixin_74850661/article/details/134433487
今日推荐