SDRAM 控制器（九）——最终模块

 ADRAM的顶层模块：

 1、FIFO_read模块：

模块框图：

 波形图：

 利用UART串口发送

参考：通信协议（一）——UART协议_发光中请勿扰的博客-CSDN博客

需要重新建立一个同步FIFO内核

 代码：

module FIFO_Read
(
	input 				sys_clk				,
	input				sys_rst_n				,
	input	[9:0]		rd_fifo_num			,
	input	[7:0]		rd_fifo_rd_data		,
	input	[9: