(15)ZYNQ FPGA AXI-stream总线简介(学无止境)

1 应用领域

ZYNQ FPGA PS与PL交互需要用到该总线。PL侧支持AXI4-Stream,PS支持AXI总线。AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口,它可以用于连接一个产生数据的主机和一个接受数据的从机。

该接口应用领域特别广泛,尤其是基于Xilinx IP核使用场景。例如,DDR IP核、PCIE IP核、Aurora IP、axi4-stream fifo IP、DMA IP、SRIO IP核等,所以学习该协议已成必备。

2 AXI4-Stream接口信号

ACLK:时钟。
ARESETn:复位。
TVALID:数据有效。
TREADY:空闲。
TDATA:数据。
TKEEP:数据字节有效。
TLAST:最后一个数据有效。
TID,TDEST,TUSER均为多机通信时的信号。

3 结束语

希望对你有帮助,如果遇到问题,可以一起沟通讨论,邮箱:[email protected]
 

猜你喜欢

转载自blog.csdn.net/m0_46498597/article/details/108641864
今日推荐