VHDL语言的学习

语言简述

VHDL是较早的硬件描述语句，其逻辑严谨、抽象描述能力强是其特点。但是由于语法复杂学的人也变得少了起来，致使大多数同学学习verilog语言。但是，VHDL语法依旧具有很大的市场份额，如果说一个FPGA工程师不会VHDL语言，这V绝对是一个硬伤，所以这篇文章我们将给出学习VHDL语言的详细方法。

VHDL与Verilog语言对比

1、VHDL语言：语法复杂、抽象描述能力强、语法严谨、军工单位经常使用。一些经典的算法是用VHDL语言描述。有大量的库、包支持。
2、Verilog语言：语法简单、非常适合底层驱动的描述，是当前市场最主流的硬件描述语句。

Verilog语言有多么简单。该语法设置不需要系统的学习，只要跟着做几个项目就可以学会该语法。但是VHDL语言却没有这么简单，如果不系统的学习，很难掌握。

VHDL学习资料

现在我认为市场上比较好的VHDL语言资料是B站上面的一个视频。该视频是2002年录制，时间跨度很大，但是其中VHDL语法部分的讲解实在经典且详细。同学们跟着该视频学习，详细大家可以快速入门VHDL语言。下面便是视频的网址。

https://www.bilibili.com/video/BV1dW411t7vz?from=search&seid=8168893543127442558

因为录制的时间比较久，所以里面很多硬件介绍与软件的使用都不适合现在的环境。大家只需要观看其中VHDL语法的讲解部分，即8-30集中的内容，其余部分不需要看。

看完视频之后一定要买一本VHDL语法的书本，因为书本上的知识最容易查阅学习。至于具体哪本书，这里认为随便一本均可以。

总结

创作不易，认为文章有帮助的同学们可以关注、点赞、转发支持。为行业贡献及其微小的一部分。或者对文章有什么看法或者需要更近一步交流的同学，可以加入下面的群：