高效率反激变换器设计技巧-电子研习社
今天观看了电子研习社的直播课程-高效率反激变换器设计技巧，主讲人是李义。
什么影响反激的效率：漏感、较大的峰值电流IPK。
控制漏感是重头戏，现在应该以1%漏感为标准，做得好的可以做到0.5%。
峰值电流在最低输入电压的时候更明显，所以可以限制最低输入电压，尽量不做宽压输入电源。
原边电压应力较其它拓扑更大，原因是反射电压、漏感尖峰电压叠加在输入电压上，导致开关电压应力为输入电压的1.5-2倍。尽量控制使用650V耐压的MOS（这个耐压等级性价比较高）。
副边二极管的电压应力更是离谱，达到了其输出电压的3-5倍，还可能有可观的尖峰电压叠加。降低副边二极管的耐压可以减小二极管正向导通压降，特别是低压输出的时候。
在设计的时候，拓扑方面尽量选择（准）谐振QR拓扑，而CCM、CRM模式可能效率较低，其他技术还有谐振模式、无损钳位模式、sepic模式等；当输出电压较低的时候，副边使用同步整流是好主意；控制芯片方面，尽量使用专用控制芯片，避免使用6562、3842这样的通用芯片，因为这些芯片伺候起来很难受，使用专用芯片可以非常节省能源；认真论证最低输入电压；论证最高输入电压；认真论证最高输出电压（空载、动态负载等），可以设置OVP电路。
输入回路干净利落，避免热敏电阻、保险电阻的设计，硅桥压降、共模差模的损耗。MOS最好是外置的，方便选型和控制。驱动能力要足够，一定不能让米勒平台出现在IPK位置。在高压端通过电阻实现的电压采样、VCC启动、线电压补偿、安规电容放电等电路都是要耗电的。副边假负载、副边采样控制电路也要耗电，这些电路要做好优化。
电流采样、过零采样、FB采样等敏感电路要精心布置。
变压器部分，要减小漏感，变压器做得好，效率就高；绕组结构也要合适。要选磁通密度高（磁饱和强度）一些的磁芯。绕组结构要整层约束的结构，要绕满，均绕不行、半层更不行。其次要三明治约束，把副边隔离、屏蔽起来、还能减小漏感。
在变压器绕制过程中，控制的是磁通密度、是整层约束、是三明治结构，而不是多少杂、不是电感量。
磁芯的大小也会影响效率。
匝比和反射电压要匹配。
钳位电路。电位电路的损耗不超过功率的1%，最好是0.5%。尖峰一定是有的，钳位功率取决于漏感，主要还是减小漏感。副边二极管的RC吸收电路尽量取消。
整体的内容如此，感觉讲的内容有点浅显，未曾深入，没学习到太多东西。
