接下来我们来看一下SDRAM的几个命令。初始化时的自动刷新、空操作、预充电等，都是这几个命令里面的。而这些命令是由信号线的状态组合产生的，具体见下图：
1、命令禁止
只要CS引脚为高电平，即表示“命令禁止”。它用于禁止SDRAM执行新的命令，但它不能停止当前正在执行的命令。
2、空操作
“空操作”，它是“命令禁止”的反操作，用于选中SDRAM，一边接下来发送命令。
3、行有效（ACTIVE）
进行存储单元寻址时，需要先选中要访问的Bank和行，使它处于激活状态。发送该命令时，RAS线为低电平，同时通过BA线以及A线发送Bank地址和行地址。
它的时序图如下：
4、列读写
行地址通过“行有效”命令确认后，就要对列地址进行寻址了。“读命令”和“写命令”的时序很相似，通过共用的地址线A发送列地址，同时使DQM线表示有效的DQ数据线。
本型号的SDRAM芯片表示列地址时仅用A[7：0]线，而A10线用于控制是否“自动预充电”，该线为高电平时使能，低电平时关闭。
5、另外预充电和刷新的概念在前面已经讲过了。这里就不再写了。
6、加载模式寄存器
SDRAM的控制逻辑是根据它的模式寄存器来管理整个系统的，而这个寄存器的参数就是通过“加载模式寄存器”命令（LOAD MODE REGISTER）来配置的。发送该命令时，使用地址线表示要存入模式寄存器的参数“OP-Code”，各个地址线表示的参数见下图：
这个模式寄存器的各个参数介绍如下：
a、Burst Length
BurstLength为突发长度，简称BL。突发是指在同一行红相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元的数量就是突发长度。
前面说的读/写操作，都是一次对一个存储单元进行寻址，如果要连续读/写就还要对当前存储单元的下一个单元进行寻址，也就是要不断的发送列地址和读/写命令。虽然由于读/写延迟相同可以让数据的传输在I/O端是连续的，但是它占用大量的内存资源，在数据进行连续传输时无法输入新的命令，效率很低。
突发传输技术，只要指定起始列地址和突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。
这样，除了第一笔数据传输需要若干个周期外，其后的每个数据只要一个周期即可获得。突发的数据长度一般是4或8，如果传输时实际需要的数据长度小于设定的BL值，则调用“突发停止”命令结束传输。
b、BT
模式寄存器中的BT位用于设置突发模式，突发模式分为顺序和间隔两种。一般采用顺序模式。
c、CASLatency指列地址选通延迟，简称CL。在发出读命令后，需要等待几个时钟周期数据线DQ才会输出有效数据，这之间的时钟周期指CL，CL一般设置为2到3个时钟周期。
在写命令时不需要这个延时，发出写命令时同时发送要写入的数据。
下面是《终极内存进阶指南》里抄录的：
在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过IO通道输出到内存总线上了。但在CAS发出后，仍要经过一定的时间才能有数据输出，从CAS与读取命令发出到第一笔数据输出的这段时间，被定义为CL(CAS latency ，CAS潜伏期)，由于CL只在读取时出现，所以CL又被称为读取潜伏期。CL的单位是时钟周期，具体耗时由时钟频率决定。
不过，CAS并不是在经过CL周期后才送达存储单元。实际上，CAS和RAS一样是瞬间到达的，但CAS的相应要更快一些。为什么呢？假设芯片的位宽是n个bit，列数为c，那么一个行地址要选通n*c个存储体，而一个列地址只需选通n个存储体。但存储体中晶体管的反应时间仍会造成数据不可能与CAS在同一个上升沿触发，所以要延后至少一个时钟周期。
由于芯片体积的原因，存储单元的电容容量很小，所以信号要经过放大来保证其有效的识别性，这个放大/驱动工作有S-AMP负责，一个存储体对应一个S-AMP通道。但它要有一个准备时间才能保证信号的发送强度，因此从数据IO总线上有数据输出之前的一个时钟上升沿开始，数据就已传向S-AMP,也就是说此时数据已经被触发，经过一定的驱动时间最终传向数据IO总线进行传输，这段时间称为TAC，TAC的单位是ns,对于不同的频率各有不同的明确规定，但必须小于一个时钟周期，否则会因访问时间过长而使效果降低。
需要强调的是，每个数据在读取时都有TAC，包括连续读取中，只是在进行第一个数据传输的同时就开始第2个数据的TAC。
