文章目录
中央处理器cpu
(1)cpu的结构和功能
结构：
功能：
(2)cpu的指令
指令周期
指令流水：
(3)cpu的中断系统
指令系统
(1)指令的格式
(2)指令的分类
地址的编码形式
(3)寻址方式
| 寻址方式： | —— |
|---|---|
| 指令寻址 | 顺序寻址+跳跃 |
| 数据寻址 | 立即寻址 |
| 直接寻址 | |
| 隐含寻址 | |
| 间接寻址 | |
| 寄存器直接寻址 | |
| 寄存器间接寻址 | |
| 基址寻址 | |
| 变址寻址 | |
| 相对寻址 | |
| 堆栈寻址 |
计算机的运算方法
(1)机器码表示（原码+补码+反码+移码）
| 真值 | 真实的值 |
|---|
| 对象 | ——————————> | 作用 |
|---|---|---|
| 原码 | 用(符号位+数值部分)表示正负数 | |
| 补码 | 将减法等效为加补码 | |
| 反码 | 原码到补码的中间过渡值 | |
| 移码 | 补码无法比较大小，移位后就能比较大小了 |
真值，补码，反码的变化图：
(真值——>补码)=(真值——>原码——>补码)
真值——>补码:
①：正数：保持不变
②：负数：最左端符号位加1+值位取反+末尾加1
真值——>原码——>补码:
①：正数：保持不变
②：负数：最左端符号位加1+值位取反
下一步：
①：正数：保持不变
②：负数：末尾加1
原码
补码
### 反码
移码
(2)定点运算（加减乘除）
加减法
乘除法：
(3)浮点计算（加减乘除）
——————————————————————
存储器
——————————————————————
系统总线
(1)总线的分类
按照功能分：片内总线+系统总线+通信总线
按照结构分：单总线结构+多总线结构（双总线,三总线，四总线）+多层总线
(2)总线的判优控制
（1）链式查询
链式查询的实现：离“总线控制部件”最近的优先级最高，最远的优先级最低。故优先级通过物理上的排队电路来实现的。
优点： 设计简单。采用很少的几根线，就可按一定的优先级实现总线仲裁。易于扩充设备。
缺点：对电路故障很敏感。 若第J个设备中的接口电路出现故障，则第J个之后的都无法正常工作。
若优先级高的设备频繁发出请求，则优先级低的设备可能很长时间都无法得到总线控制权。
（2）计数器定时查询
原理：① 仲裁器接收到请求信号以后，在BS线为“0”的情况下，让计数 器开始计数，计数值通过一组地址线发向各个设备。
② 每个设备接口都有一个“设备地址判别电路”，当地址线上的计数值与请求， 总线的设备地址相一致时，该设备将BS线置为1，获得了总线的使用权，此时中止计数查询。
总线控制部件包含（计时器+排队器）
BR:可发出总线请求信号
BS:总线状态（BS=0表示未被使用，BS=1表示已经被使用）
优先级判定：
① 若从0开始，各个设备的优先级次序同“链式查询法”相同，此时优先级的顺序是固定的。（谁的地址小，谁的优先级就最高）
②若从中止点开始，则每个设备的优先级相等。
优点：可通过程序来设置计数器初值，动态来改变其优先级。
（3）独立请求方式
每个设备均有一对独立的（BRi：总线请求线+BGi：总线同意线）
仲裁器内置排队电路。根据一定的优先级原则进行仲裁，以决定响应哪个设备，可编程。
总线周期：完成一次总线操作所需要的时间
1.申请分配阶段+2.寻址阶段+3.传数阶段+4.结束阶段
输入输出系统
(1)I/O设备和I/O接口
①输入输出系统的发展概况：
总线接口阶段+DMA阶段+通道阶段+I/O处理级阶段
②输入输出系统（I/O软件+I/O硬件组成）
③I/O设备与主机联系方式
④接口与端口的关系
(2)I/O接口的工作方式
程序查询方式
程序中断方式
DMA方式
DMA与主存交换数据的三种方式
DMA的工作过程
