Verilog状态机使用技巧

  “没有什么难处是通过增加一个状态机不能够解决的,如果不行,那就俩。。”

  在实现某种功能时,若感觉该功能的各种可能状态间的切换太绕了,此时,增加几个状态机往往能使思路变得清晰,功能的实现也就简单明了了。

  造成此种现象的原因是由于原本要实现的功能包含了各个相互联系的小功能,这些功能又是具有相关性的,若要在一个状态机中实现代码就会写的很别扭。

  若是将各个小的功能独立成互不影响的状态机,并通过一个总的状态机来实现这些小功能间的连接,代码就会变得简洁清晰,主要还是帮助写作者理清思路,而不必搞些弯弯绕的东西来自讨苦吃。

猜你喜欢

转载自www.cnblogs.com/achangchang/p/11237204.html