版权声明：本文为博主原创文章，未经博主允许不得转载。 https://blog.csdn.net/joshuabrightsc/article/details/82720920
计算机体系结构分类
| 体系结构类型 | 结构 | 关键特性 | 代表 |
|---|---|---|---|
| 单指令流单数据流SISD | 控制部分：一个 处理 器：一个 主存模块：一个 |
单处理器系统 |
|
| 单指令流多数据流SIMD | 控制部分：一个 处理器：多个 主存模块：多个 |
各处理器以异步的形式执行同一条指令 | 并行处理机 阵列处理机 超级向量处理机 |
| 多指令流单数据流MISD | 控制部分：多个 处理器：一个 主存模块：多个 |
被证明不可能，至少是不实际 | 目前没有，有文献称流水线计机为此类 |
| 多指令多数据流MIMD |
控制部分：多个 处理器：多个 主存模块：多个 |
能够实现作业、任务、指令各级全面并行 |
多处理机系多计算机 |
CISC与RISC
| 批令系统类型 | 指令 | 寻址方式 | 实现方式 | 其它 |
|---|---|---|---|---|
| CISC（复杂） | 数量多，使用频率差别大，可变长格式 | 支持多种 | 微程序控制技术（微码） | 研制周期长 |
| RISC（精简） | 数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，中有Load/Store操作内存 | 支持方式 少 | 增加了能用寄存器;适合采用流水线 | 优化编译，有效支持高级语言 |
层次化存储结构
Cache - 概念
Cache的功能：提高CPU数据输入输出的速率，突破冯·诺依曼瓶颈即CPU与存储系统间数据传关带宽限制。
在计算机的存储系统体系，Cache是访问速度最快的层次。
使用Cache改善系统性能的依据是程序的局部性原理
如果以h代表Cache的访问命中率，t1表表Cache的周期时间，t2表示主存储器周期时，以读操作为例，使用“Cache+主存储器”的统平均周期为t3.则：其中（1-h）又称为失效率（未命中率）
局部性原理
时间局部性
空间局部性
工作集理论：工作集是进程运行时被频繁访问的页面集合
int i,s = 0
for (i=1;i<1000;i++){
for(i=i;j<1000;j++){
s+=j;
}
}
printf("结果为：%d",s)主存-分类
| 只读存储器 | 随机存取存储器 |
| MROM（Mask ROM, 掩模式ROM） | DRAM（Dynamic RAM，动态RAM）- SDRAM |
| RPOM（Rrogramable ROM，一次可编程 ROM） | SRAM(Static RAM，静态) |
| EROM（Erasable PROM，可擦除的PROM） | |
| 闪速存储器（flash memory，闪存） |
主存-编址
答案：B A
磁盘结构与参数
存取时间 = 寻道时间+等待时间（平均定位时间+转动延迟）
注意：寻道时间是指磁头移动到磁道所需的时间：等待时间为等待读写的扇区转到磁头下方所用的时间。
答案：C B