最近发现越来越多的客户使用DDR3了，据描述，因为DDR2使用的越来越少了，而且产量不多，所以现在价格不便宜，倒是DDR3随着用户量的增加，价格上已经与DDR2相差无几，所以DDR3不失为一个能让性能和成本达到最佳收益的选择，就是在布线方面，DDR3需要注意的问题比DDR2就略多。
正好，刚有个朋友说当前使用的一款DDR2停产，所以想改到DDR3的设计上面，所以这里对AM335x关于DDR3的软硬件设计资源以及这些注意事项做一个简单汇总：
第二，PCB布线上面，这个方面的资料是比较多的，特别是AM335x的datasheet中5.5.2.3章节：DDR3 and DDR3L Routing Guidelines，这一章节中，将大部分的布线规则都讲述的比较明确了，线长，线宽，keepout区域等等……一定要多加仔细阅读。此外，另外还有些补充的参考设计和checklist，比如：http://processors.wiki.ti.com/index.php/AM335x_Supplementary_Checklist；http://processors.wiki.ti.com/index.php/AM335x_Layout_Checklist#General_Guidelines。有朋友说过，layout也是个体力活，多读多参考，耐心些还是不难的。
再PS一下，这个地方，还有个偷懒而且成功率高的方法。因为TI除了发布了各种准则，还将PCB源文件发布出来了。所以时间有限，或者经验不足的朋友们，可以直接copy过来，在这个PCB上面改就好了。做之前先确定，要不要做并联匹配，要的话参考StarterKit（http://www.ti.com.cn/tool/cn/tmdssk3358）；不要并联匹配的设计参考beagleboneblack（http://beagleboard.org/Products/BeagleBone+Black），PCB从链接中找就行了。如果你觉得TI原版的设计（大小，层数等）不符合你要求的话，那就只能老老实实的把上面的资料好好读读，然后夯实的布线了。朋友，我也只能帮你到这儿了。=.=!
第三，说完了原理图和PCB布线后，还没完，还有一步：DDR3 software leveling，这步是在你整版都做好、焊接完拿回来后做的。software leveling就是一个算法程序，其作用就是针对你当前的板子布线，优化当前的DDR3的时序配置。这个程序的输入的是DDR3初始PHY配置（将当前的布线长度值输入到Ratio Seed Spreadsheet中获得），输出的是优化后的PHY配置。一般来说，这个算法的执行，TI官方的做法是在CCS中，通过仿真器（XDS100v2或者560v2）链接板子，通过初始化GEL文件先行初始化你的板子。初始化完成后，通过CCS加载该算法程序，输入初值后运行获得。这里有个工作就是修改GEL文件使其适用于你当前的板子，里面包含了DDR3的EMIF配置和PHY配置两部分，这个修改过程可以参考“浅析GEL文件在ARM初始化时的作用和修改”这篇文章(http://blog.csdn.net/swallow71701/article/details/21598889)。最终把得到的结果重新填入到GEL文件的PHY配置部分，或者是操作系统的对应配置文件中就可以了。这样DDR3使用的时序就是最优化的时序了。
至此，AM335x关于DDR3软硬设计资源，全数描述至此了。如有问题，欢迎留言。