FPGA原型验证手册:第二章-基于FPGA的原型设计能为我们做些什么?(二)

2.5.基于FPGA的原型设计不能为我们做些什么?

我们开始这一章的目的是对基于FPGA的原型设计的好处和局限性提供一个平衡的看法,因此,我们应该在这里强调一些弱点来平衡之前声明的优势是正确的。

(哈哈哈哈哈哈 求生欲)

2.5.1.一个基于FPGA的原型机并不是一个模拟器

首先,FPGA原型不是RTL模拟器。如果我们的目标是编写一些RTL,然后尽快在FPGA中实现它,以便看看它是否有效,那么我们应该重新考虑被绕过了什么。

模拟器有两个基本组件;可以把它们看作是引擎和仪表盘。

该引擎的工作是刺激模型并记录结果。仪表板允许我们检查这些结果。我们可能会以小的增量运行模拟器,并通过我们的仪表盘进行调整,我们可能会使用一些非常复杂的刺激——但这几乎就是模拟器所做的。一个基于FPGA的原型也能做同样的事情吗?答案是否定的。

的确,FPGA是一个运行RTL“模型”的更快的引擎,但是当我们添加到设置该模型的努力中(即,这本书的主要内容)时,速度的好处很快就被淹没了。最重要的是,模拟器的仪表板部分提供了对刺激的完全控制和结果的可见性。

我们应考虑仪器FPGA的方法,以获得设计功能的一些可见性,但即使是最仪器的设计也只提供RTL模拟器仪表板中可获得的一小部分信息。

因此,模拟器是一个重复编写和评估RTL代码的更好的环境,因此我们应该一直等到模拟基本完成并且RTL相当成熟之后,然后再将其传递给基于FPGA的原型团队。我们将在第四章中更详细地考虑这个交接点。

2.5.2.基于FPGA的原型不是ESL

正如我们在介绍中所描述的,电子系统级(ESL)或算法工具,如同步系统的创新者或同步系统,允许将设计输入SystemC或从预定义的模型库中构建。

然后,我们在相同的工具中模拟这些设计,并探索它们的系统级行为,包括在项目的早期阶段运行软件和进行硬件-软件权衡。

为了使用基于FPGA的原型,我们需要RTL,因此它不是探索算法或架构的最佳场所,而这些算法在RTL中不经常表达。

**基于FPGA的软件原型设计的优势在于,当RTL足够成熟,允许硬件平台被构建,然后软件就可以在一个更准确和更真实的环境中运行。**有些人有关于蓝天的想法,并写了少量的RTL来运行在FPGA中进行可行性研究,如前面在第2.3节中所述。这是基于FPGAs的原型设计的一个次要但重要的使用,但不要与运行整个SoC的系统级或算法探索相混淆。

2.5.3.连续性是关键

优秀的工程师总是为工作选择正确的工具,但是应该有一种方法让正在进行的工作让其他人继续。我们应该能够用尽可能少的工作将来自ESL模拟的设计传递到基于FPGA的原型中。一些ESL工具也有一个使用高级合成(HLS)实现硅的实现路径,它生成RTL以包含在整个SoC项目中。一个基于FPGA的原型可以使用RTL并在具有周期精度的板上运行,但同样,我们应该等到RTL相对稳定,这将在项目的硬件软件分区和架构探索阶段完成之后。

在第13章中,我们将探索如何将基于FPGA的原型链接到ESL和RTL模拟中的方法。原型可以补充这些模拟,但不能真正取代它们,所以我们将在这本书中关注什么基于FPGA的原型可以做得很好。

2.6.总结:那么为什么要使用基于FPGA的原型设计呢?

今天的soc是许多不同专家工作的结合,从算法研究人员、硬件设计师、软件工程师到芯片布局团队,随着项目的进展,每个团队都有自己的需求。SoC项目的成功在很大程度上取决于上述每一位专家所使用的硬件验证、硬件软件共同验证和软件验证方法。基于FPGA的原型设计为这些专家带来了不同的好处:

对于硬件团队

**对于硬件团队来说,验证工具的速度对验证吞吐量起着重要的作用。**在大多数SoC开发中,随着项目的成熟,有必要进行许多模拟和重复的回归测试。仿真器和模拟器是对这种类型的RTL验证最常用的平台。

然而,由于运行时间长,RTL内部或RTL和外部模拟之间的一些交互不能被重新创建,即使使用基于TLM的模拟和建模因此,一些团队使用基于FPGA的原型来为这种硬件测试提供更高性能的平台。例如,我们可以相对实时地运行整个操作系统引导,节省了几天的模拟时间来实现相同的事情。

对于软件团队

对于软件团队来说,基于FPGA的原型设计提供了一种独特的目标硅的预硅模型,它足够快速和准确,可以在接近最终的条件下进行软件调试。

对于整个团队

对于整个团队来说,SoC项目的一个关键阶段是软件和硬件第一次相互介绍。硬件将由最终的软件以硬件验证计划并不总是单独设想或预测的方式运行,从而暴露出新的硬件问题。这在多核系统或那些运行并发实时应用程序的系统中尤其普遍。如果这种硬件软件的引入只是在第一次硅制造之后,那么委婉地说,在那个时候发现新的漏洞就不理想了。

一个基于FPGA的原型允许尽早将软件引入一个周期准确和快速的硬件模型。SoC团队经常告诉我们,基于FPGA的原型设计的最大好处是,当第一个硅可用时,系统和软件就会在一天内启动并运行。

猜你喜欢

转载自blog.csdn.net/weixin_45264425/article/details/129899796
今日推荐