计算机组成原理复习重点笔记

第４章存储器

4.1 概述

存储一个二进制位的物理器件叫存储元。
地址码相同的多个存储元构成一个存储单元。
若干个存储单元构成存储体。
多个存储体构成存储器。
多个存储器构成存储体系。
存储元→存储单元→存储体→存储器→存储体系

4.1.1 存储器分类

按存储介质分类

TTL :Transistor Transistor Logic,晶体管晶体管逻辑电路
MOS:Metal Oxide Semiconductor,金属氧化物半导体

按存取方式分类

(1) 存取时间与物理地址无关（随机访问）

在这里插入图片描述

(2) 存取时间与物理地址有关（串行访问）

在这里插入图片描述
3. 按在计算机中的作用分类

MROM: Masked ROM,掩膜只读存储器
PROM: Programmable ROM,可编程ROM
EPROM:Erasable Programmable ROM,可擦写可编程ROM
EEPROM: Electrically Erasable Programmable ROM，电可擦写可编程ROM

4.1.2 存储器的层次结构

存储器三个主要特性的关系
缓存-主存层次和主存-辅存层次

4.2 主存储器

4.2.1 概述

主存的基本组成
主存和 CPU 的联系
主存的技术指标

4.2.2 半导体存储芯片简介

半导体存储芯片的基本结构
存储芯片地址线、数据线、片选线的作用

用 16K × 8位的存储芯片组成 64K × 32位的存储器
在这里插入图片描述

4.2.3 随机存取存储器 ( RAM )

静态 RAM (SRAM)

其存储元是用双稳态触发器（六管MOS）构成，因此即使信息被读出，仍然保持原状态而无需再生（非破坏性读出）。但是，只要切断电源，保存的信息便会丢失，属于易失性存储器。

优点：存取速度快
缺点：集成度低、功耗较大
用途：高速缓存存储器

静态 RAM 芯片举例

在这里插入图片描述

2. 动态 RAM (Dynamic RAM )

原理：

利用电容存储电荷的原理存储信息，有电荷表示1，无电荷表示0，有三管式和单管式两种。
电容上的电荷只能维持1—2ms，即使不掉电也会自动消失，因此必须定期对所有存储元恢复原状态，称为再生或刷新，一般2ms刷新一次，称为刷新周期。
采用地址复用技术，地址线是原来的一半，地址信号分行、列两次传送。

优点：集成度高、价位低、容量大、功耗小。
缺点：速度比SRAM慢。
用途：主存

动态 RAM 刷新

① 集中刷新

在一个刷新周期内，利用一段时间，依次对存储器的所有行进行逐行刷新，在此刷新期间停止对存储器的读写操作，称为“死时间”，又称为访存“死区”。
设：存取周期为0.5 us ，存储芯片为128 × 128 矩阵，刷新周期2ms。

② 分散刷新

把对每一行的刷新分散到各个工作周期中去，即每读写一次就刷新一行。
设：存取周期为0.5 s ，存储芯片为128 × 128 矩阵。

③ 异步刷新

异步刷新是分散刷新与集中刷新相结合，既不集中时间连片刷新，也不读写一次就刷新一行。而是每隔一段时间就刷新一行。
设：刷新周期2ms，存取周期为0.5 s ，存储芯片为128 × 128 矩阵。

④ 分散刷新与集中刷新相结合（异步刷新）
在这里插入图片描述
3. 动态 RAM 和静态 RAM 的比较

在这里插入图片描述

4.2.4 只读存储器（ROM）

ROM有两个特点：

（1）结构简单，位密度比可读写存储器高。
（2）属于非易失存储器，可靠性高。

根据制造工艺，分为：

MROM
PROM
EPROM
EEPROM
Flash Momery

掩模 ROM ( MROM )

原理：行列选择线交叉处有 MOS 管为“1”，无 MOS 管为“0”。MROM内容由生产厂家写入，无法更改。
优点：可靠性好、集成度高、价格低。
缺点：灵活性差。

PROM (Programmable ROM)

原理：一次可编程制度存储器，如图4.28所示，熔丝未断为 “1”,熔丝断为“０”。允许用户利用专用设备编程器写入自己的程序，一旦写入，内容就无法改变。

EPROM（可擦写可编程ROM）
EEPROM (多次性编程 )
Flash Memory (闪速型存储器)

原理：基于EPROM和EEPROM技术。
特点：不加电也能长期保存数据，又能在线进行快速擦写，集成度高，价格便宜。

4.2.5 存储器与 CPU 的连接

存储器容量的扩展

(1) 位扩展（增加存储字长）
在这里插入图片描述
(2) 字扩展（增加存储字的数量）

(3) 字、位扩展

（1）地址线的连接

存储芯片不同，地址线数也不同，一般地CPU的地址线要多于存储芯片。
CPU地址线的低位与存储芯片地址线相连，以选择存储单元。
CPU地址线的高位当作片选信号，以选择存储芯片。

（2）数据线的连接

CPU与存储芯片的数据线相等时，直接连接。
CPU与存储芯片的数据线不等时，扩充存储芯片。

（3）读/写命令线的连接

若CPU读写命令线是一根，可直接与存储芯片相连，高电平读，低电平写。
否则，读命令线应与存储芯片的“允许读”控制端连接，写命令线应与存储芯片的“允许写”控制端连接。

（4）片选线的连接
在这里插入图片描述
（5）合理选择存储芯片
（6）其他：时序、负载

4.2.6 存储器的校验

奇偶校验

方法：N位有效信息加上 1 位校验位组成校验码。
奇校验码：校验码中 1 的个数为奇数。
偶校验码：校验码中 1 的个数为偶数。
缺点：只能发现奇数位错。

例：给出两个有效信息1001101和1010111的奇、偶校验码。
在这里插入图片描述
2. 循环冗余校验(4.4.6,p144)

在这里插入图片描述

3. 汉明码

组成汉明码的三要素：

在这里插入图片描述

4.3 高速缓冲存储器

一、问题的提出

避免 CPU “空等” 现象

CPU 和主存（DRAM）的速度差异
在这里插入图片描述
二、程序访问的局部性原理

程序的局部性表现在时间和空间两个方面。
时间上的局部性是因为程序存在着循环。
空间上的局部性是因为程序中大部分指令是顺序存贮和顺序被取出来执行的，数据一般也是以向量、数组、树、表等形式簇聚地存贮在一起的。
最近的未来要用的指令和数据大多局限于正在用的指令和数据，或是与这些指令和数据位置上邻近的单元。这样，就可以把目前常用或将要用到的信息预先放在容量较小的第一级存贮器M1中，从而使CPU的访问速度可接近于M1的。

三、高速缓存存储器工作原理（P112,图4.50）

分Cache和主存为大小相等的块；
主存内容以块为单位装入Cache。
块的大小等于主存一个存储周期能够访问到的字节数
主存地址=主存块号+块内地址；
Cache地址= Cache块号+块内地址；
地址映象：建立主存地址与Cache地址的对应关系；全相联映像、直接映像、组相联映像。
地址变换：根据主存地址计算Cache地址。
块失效：CPU在Cache中未找到所需的块。
块争用：两个以上的主存块想要装入Cache中同一个块位置时，就会产生块冲突，或称发生了块争用。

四、Cache-主存的地址映射

全相联映象是在主存和Cache都机械等分成相同大小的块后，让主存中的任何一个块均可以映象装入到Cache中任何一个块位置上。
在这里插入图片描述

全相联映象优点：

Cache块冲突概率最低
Cache空间利用率最高

全相联映象缺点：

目录表容量太大，成本极高。
结论：无法实用。

直接映象是在主存和Cache都机械等分成相同大小的块后，再将主存空间按物理Cache大小等分成区，让主存中每一个区中的各个块均只能按位置一一对应装入Cache中相应的块位置上。也就是说，当物理Cache共有n个块位置时，让主存第i块只能唯一映象装入到物理Cache的第i mod n块位置上。
在这里插入图片描述

直接映象优点：