#今天也是咸鱼的一天~
Robei 杯
在Robei 杯的赛题里，有一句话是这么说的：
从这里看出，Robei 官方是非常希望参赛者能够使用 FPGA去搭建一个RISC-V 架构的CPU，来实现对控制模块的控制，我之前在集成电路竞赛——Robei 杯（瞎）解读 里，简单介绍过RISC-V这个架构，也说了一下为什么会用这个架构比赛。
然后我发现，自己说的并不是很清楚，直接摘抄了定义，这个对于理解和使用其实并没有什么用。（我一开始其实不打算用这个架构写，想着干脆Verilog 手写控制模块算了，但是看了看加分分值，好叭，我屈服了）
于是，我开始入门RISC-V的编程了。我查了一个下午+晚上的资料，然后很崩溃，我为什么要报这个比赛，知识它不入脑子啊。
——————————————菜鸡怀疑人生的分割线————————————
RISC-V 介绍
RISC-V是国内近两年非常火的一个开源的指令集CPU架构，本身这个指令集是伯克利大学的团队研发的。这个架构是免费且开源的，不过这个并不是它火爆的原因，这个架构用一个词来形容就是“简单”，指令集精简，开发流程相对容易。
在IC的发展过程中，向后兼容一直是一个麻烦的问题，为了保证架构的向后兼容