模拟集成电路设计基础知识(一)：MOS管结构及其I/V特性

模拟集成电路的设计与数字集成电路的设计不同，数字集成电路倾向于使用现有集成电路的器件、模型来实现一些高级的功能，而模拟集成电路一方面要将半导体器件看作一个黑箱，实现封装设计，另一方面还要深入理解器件的微观原理，知晓半导体材料的参杂、电导电容特性等基本概念，实现单元设计。有关于器件物理的知识可以参考台湾施敏编著的《半导体器件物理》以及国内刘恩科等编著的《半导体物理》，在此不做详述。

模拟集成电路的应用主要体现在目前数字集成电路设计无法实现的一些方面，如数模转换、电源处理、信号放大等方面。现代模拟集成电路的设计中，以对MOSFET的参数、结构设计为主，并会辅以晶体管、电容、电感等基本元器件。以下简单介绍MOS器件的物理基础，主要参考了美国毕查德拉扎维编著的《模拟CMOS集成电路设计》

MOSFET的基本结构

以NMOS为例介绍MOSFET的基本结构，如下图所示，器件以p型硅为衬底，并扩散形成两个重参杂n+的区域，分别为源端（Source）和漏端（Drawn），应当注意的是，对于单个器件，源端和漏端是人为定义的，两者是对称可交换的。对于NMOS器件，源端一般接在电路的最低电位（接地），但对与PMOS源端一般接在最高电位（Vdd）。源漏之间的存在导电沟道，其理论长度为 $L_{drawn}$,但是由于在形成过程中国的非理想因素的影响，导电沟道的长度会有一定程度的减小，也即 $L_{eff}$,两者之间的距离差为由于电子（空穴）热运动引起的迁移长度 $L_D$。在沟道上方先生长一层绝缘的二氧化硅，然后再生长已成多晶硅作为栅极，与源漏方向垂直的珊的尺寸叫栅宽W。可以知道，栅极与器件的其他部分是绝缘的，但是栅极却在MOS导电方面起着极其重要的作用：通过在栅极施加电压影响沟道的空穴（电子）的迁移进而影响器件的导电性能。由此可见，在一定程度上来讲，MOSFET是压控器件，这在后面也会提到。应当注意的是，MOSFET是一个四端器件，但是通常情况下为了避免二级效应带来的影响，会将器件的源端和漏端相连，作为一个三端器件使用。

MOSFET的I/V特性

上图显示了在（ $V_{GS}-V_{TH}$）一定时漏源之间的电流随着漏源之间的电压变化的趋势，从图中可以看出，MOSFET的I／V特性曲线被划分到两个区域，即左上方的逐渐增加区域(三极管区)以及右下方的稳定区域（饱和区），其分别可以用两个公式来描述：

• $V_{DS}＜（V_{GS}-V_{TH}）$时：

$I_D＝\frac {μ_n C_{ox} W} {L}［(V_{GS}-V_{TH}) Ｖ_{DS}-1/2 V_{DS}^2］$

• $V_{DS}>=（V_{GS}-V_{TH}）$时：

$I_D=\frac {μ_n C_{ox} W} {L}［(V_{GS}-V_{TH}) ^2］$
上述 $μ_n$为电子迁移率， $C_{OX}$为栅氧化层的电容，W为栅宽，L为栅长， $V_{GS}$为栅源之间的电压， $V_{DS}$为漏源之间的电压， $V_{TH}$为MOS结构的阈值电压

$V_{TH0}= \frac {Φ_{MS}+2Φ_F+Q_{dep}}{C_{ox} }$
$Φ_F=\frac {kT}q ln⁡(\frac{N_{sub}}{n_i})$
$Q_{dep}=\sqrt {(4qε_{si}|Φ_F |N_{sub})}$
$C_{ox}=\frac {(ε_0 ε_{SiO_2 })}{t_{ox}}$

$Φ_{MS}$为多晶硅栅和硅衬底功函数之间的压差， $N_{sub}$是衬底的参杂浓度， $Q_{dep}$是耗尽区电荷， $t_{ox}$为氧化层厚度，ε表示对应的介电常数，

进一步的，当 $V_{DS} ＜<（V_{GS}-V_{TH}）$时：
$I_D＝μ_n C_{ox} \frac {W} {L}（V_{GS}-V_{TH} ）V_{DS}$

此时可以将MOSFET看作是一个电阻，并称MOSFET工作在深三极管区
$R_{on}=\frac {1}{μ_n C_{ox} \frac {W} {L}（V_{GS}-V_{TH} )}$
注：对于PMOS器件，只需将上述公式中的 $μ_n$ 改为 $u_p$并添加负号即可。

考虑到由于器件工作在饱和区时， $I_D$保持不变，因此定义一个电导来描述它
$g_m=\frac {∂I_D}{∂V_{GS}}|_{V_{DS},const}=μ_n C_{ox} \frac {W} {L}(V_{GS}-V_{TH})$
该电导被称之为跨导，他表征了栅源电压转换为漏电流的能力。
在下一篇文章里将会介绍MOSFET的二级效应以及其小信号等效，戳这可以联系我。