在嵌入式产品开发的过程中，不可避免的会用到主控芯片，而主控芯片上一般都会外挂一颗无源石英晶振，而晶振的作用是为整个主控芯片最小系统提供基本的时钟信号。这时候需要对主控芯片与晶振做一个匹配实验，看晶振电路是否能发挥出我们想要的性能，晶振及其内部电路详解可看：https://blog.csdn.net/alala120/article/details/81353358
下面是经过专业实验室测试的测试结果：（所测的晶振频率为40MHz，频率公差±10PPM，谐振电阻25Ω，激励电平500uW，并联电容COmax=5pFMAX，负载电容CL=12pF），下面对实验结果进行分析。
晶振电路是否正常起振，这个可以通过示波器看它的波形，波形是否为正弦波，下图是在示波器上自测的结果。
晶振的频率偏差有没有在正常的范围之内（即频率偏差）也叫频偏，举个例子：假如晶振是40MHz的，它的精度是±10PPM（百万分之一），那么它的误差是40MHz±40Hz。而此时通过实验获得的实验结果为39999989（实验不是指上面那张图40.32MHz，上面测出来的频率是不准的，并不是专业的设备），通过40000000-39999989=11<40，所以晶振的频率偏差满足要求。或者是看实验结果△F(ppm)的值。
负性阻抗是否满足要求，通常厂家要求晶振电路的负性阻抗在|-R|＞(3-5)*ESRmax，这里是80＞3*25。
负性阻抗=Negative Resistance，简称-R，负性阻抗是指从石英晶体共振子的二个端子往振荡线路看过去，所遭遇到振荡线路在振荡频率时的阻抗特性值。振荡线路上必须要提供足够的放大增益来补偿石英晶体共振子在共振时的机械能损失。负性阻抗并不是石英振荡子的产品参数，却是振荡线路的一项重要特性参数。从共振子的角度而言，就是在振荡线路的“负性阻抗”。
激励电平，看测出来的数值是否小于晶振手册上的激励电平（DLmax）数值，假设DLmax=500uW，然后实际测试出来的数值为14.31uW，即14.31uW＜500uW，那么激励电平是可以满足要求的。
负载电容，可看https://blog.csdn.net/qq_35578261/article/details/80474609