新建工程
（1）单击如图1所示的 Create New Project图标,弹出新建工程向导所示,单击Next按钮。
图1
（2）弹出如图2所示界面,输入工程名称、选择工程存储路径,并选择 Create project subdirectory选项,为工程在指定存储路径下建立独立的文件夹,设置完成后,单击Next按钮。
注意:工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下画线来组成。
图2
（3）在弹出的如图3所示界面中,选择 RTL Project一项,并选择 Do not specifysources at this time,选择该选项是为了跳过在新建工程的过程中添加设计源文件,单击Next按钮。
图3
（4）在如图4所示界面中,根据使用的FPGA开发平台,选择对应的FPGA目标器件。本节FPGA采用 **Artix7XC7A100T-1CSG324C**的器件,即 Family和 Subfamily均为Arix7,封装形式( Package)为csg324,速度等级( Speed grade)为-1,温度等级(TempGrade)为C,单击Next按钮。
图4
（5）在弹出的如图5所示界面中,确认相关信息与设计所用的FPGA器件信息是否致,一致请单击 Finish按钮,如果不一致,请返回上一步修改。
图5
（6）得到如图6所示的空白 Vivado工程界面,完成空白工程新建。
图6