2020年数字设计/芯片前端面试经验-格科微+盛科科技+瑞晟+长江存储+兆芯

//           格科微电子

1. 介绍项目，对笔试题提问，只支持线下，只在学校三方下来后发带薪酬的OFFER

 //                   笔试题见 点|墨

//             盛科科技

• 只支持线下，苏州做交换机的企业，强制一周三天加班到20.30

盛科科技 一面：

1. 项目中的FIFO深度多少？会不会出现FIFO永远不够深的情况，为什么？
2. 同时可以摊两个饼，一次一面一分钟，一共101张饼，需要多久？

盛科科技 二面：

3. 项目中遇到的难点
4. FIFO空满信号产生的三种方法
5. 画出格雷码跨时钟域的电路图
6. 智力题：时分钟指针的追击重合问题

//       瑞晟微电子
//       不加班，在苏州和台湾的企业，据说工资有诚意

1. 慢时钟采快时钟怎么处理？
2. 计算有符号数+无符号数的位宽？
3. 怎么完成跨时钟域设计
4. 为什么格雷码可以跨时钟域？
5. SRAM和eFlash控制器的接口(input output)有什么不同

//          长江存储

                    长江存储一面

1. 对转验证的看法？
2. FIFO、SRAM、eFlash验证点有哪些

                      长江存储二面
                      时间很短，十五分钟左右

1. 学过哪些课程，MOS管的IV曲线，VDS、VGS怎么画
2. MOS管重要的四个端口分别是什么？

//                    兆芯

1. 写出半加器的真值表，画出其电路图，输入输出记错了，直接凉了
2. 异步FIFO的实现
3. 画出一个11011序列检测的状态机的状态转移图和RTL代码

// 秋招笔试面试整理合计请移步 点|墨