数字电路：数据选择器与译码器

1、本次实验会用到的数据选择器153与译码器138有哪些主要的引脚？其基本功能是什么？ 2、请利用8选1 数据选择器74LS151(教材P100)设计全加器。
3、请利用4选1数据选择器74LS152设计全加器。
4、请利用38译码器74LS138设计全加器。
5、下面是38译码器的verilog代码，以及仿真代码。前两句分别定义输入变量为E1,E2,E3和A,B,C以及输出变量为Y0~Y7
下面assign为赋值语句 分别另(其中!X表示取X 反变量)
Y0=!A!B!C;
Y1=!A!BC;
Y2=!AB!C;
Y3=!ABC;
Y4=A!B!C;
Y5=A!BC;
Y6-AB!C;
Y7=ABC;**仿真代码：
// Inputs
reg E1;
reg E2;
reg E3;
reg A;
reg B;
reg C;
输入端为E1,E2,E3和A,B,C;
// Outputs
wire Y0;
wire Y1;
wire Y2;
wire Y3;
wire Y4;
wire Y5;
wire Y6;
wire Y7;
输出端为Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7
// Instantiate the Unit Under Test (UUT)
lab14 uut (
.E1(E1),
.E2(E2),
.E3(E3),
.A(A),
.B(B),
.C©,
.Y0(Y0),
.Y1(Y1),
.Y2(Y2),
.Y3(Y3),
.Y4(Y4),
.Y5(Y5),
.Y6(Y6),
.Y7(Y7)
);
initial begin
// Initialize Inputs
E1 = 0;
E2 = 0;
E3 = 0;
A = 0;
B = 0;
C = 0;
初始化输入数值
// Wait 100 ns for global reset to finish

    // Add stimulus here

#5 E1 = 1;E2 = 0;E3 = 0;A = 0;B = 0;C = 0;
#5 E1 = 1;E2 = 0;E3 = 0;A = 0;B = 0;C = 1;
#5 E1 = 1;E2 = 0;E3 = 0;A = 0;B = 1;C = 0;
#5 E1 = 1;E2 = 0;E3 = 0;A = 0;B = 1;C = 1;
#5 E1 = 1;E2 = 0;E3 = 0;A = 1;B = 0;C = 0;
#5 E1 = 1;E2 = 0;E3 = 0;A = 1;B = 0;C = 1;
#5 E1 = 1;E2 = 0;E3 = 0;A = 1;B = 1;C = 0;
#5 E1 = 1;E2 = 0;E3 = 0; A = 1;B = 1;C = 1;
end
分别改变A,B,C的值使其输出不同的数值
endmodule
请给两段代码配上注释，特别是assign语句，并做出仿真图。**