华科计算机组成原理实验(详细注解) 运算器设计(HUST) Educoder平台 Logisim环境

第1关:8位可控加减法电路设计
在这里插入图片描述
第2关:CLA182四位先行进位电路设计
在这里插入图片描述
调整的位置
在这里插入图片描述
第3关:4位快速加法器设计
在这里插入图片描述
全加器FA可以通过第一关复制得到

第4关:16位快速加法器设计
在这里插入图片描述
第5关:32位快速加法器设计
在这里插入图片描述
第四关复制粘贴稍微调整线路得到

第6关:5位无符号阵列乘法器设计
在这里插入图片描述
若测试不通过,可以重新连接或换一个文件复制粘贴

第7关:6位有符号补码阵列乘法器
在这里插入图片描述
在这里插入图片描述在这里插入图片描述
注意在元件的属性中调整位宽

第8关:乘法流水线设计
在这里插入图片描述
任是注意位宽的调整

第11关:MIPS运算器设计
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
注意隧道的名称要正确:2R1不要写成2R,注意调整位宽,还有0000是常量(也要注意位宽)

有问题可以留言

猜你喜欢

转载自blog.csdn.net/Spidy_harker/article/details/106291343