【オリジナル】NIOS第一歩を踏み出しHelloNIOS

公式のリリースアルテラNIOS長い時間をされて、コードC + Vとの個人的な感情が主流FPGA後鈍感Cタイミングのいくつかの、そのような運動制御などの高機能要件のいくつかを達成するために使用されるが、V高い需要及びCは、より合理的かつ効果的なだけでなく、いくつかの大規模なプロジェクトに適し感じるように設計されたような構造を呼び出すための基礎となるドライバの一部のタイミング要件の完了のタイミングと一致します。しかし、一つのことは悪いプログラムの移植は、Eclipseを使用して、すべての編集環境（私は、わからないんだけど、とにかく個人的にいくつかの問題を移植感じる）した後、少し悪いかもしれです。

さて、私たちは私たちの最初のルーチン、開始HelloNIOSを。ここでは、古典的なHelloWorldの中のソフトウェアの言語は、それは非常によさそうだ、HelloNIOSになりました。

簡単な紹介

実際には、NIOSに関するウェブ上のチュートリアルがあるだけで、私自身の記録を使用するには、学習として、この記事では、すでにたくさんあります。まず、NIOSを使用し、あなたは間違いなくあなたが私に彼らのハードウェア環境を伝えることから始めバーを、一致するハードウェアを持っている必要があります。

ハードウェア：開発ボード黒金AX301
ソフトウェア：QuartusII 13.0sp1、NIOS13.0sp1

最も重要な要因は、これらは、開発ボードは、後のいくつかは、より少ないリソースを感じて買ったが、NIOSのいくつかの簡単な開発と利用、それはそれらに係合するように、最善の利用、十分だった、非常に一般的であるということです。

、気持ちは非常に古典的な材料であり、それはエントリとして使用することができ、「それらの事NIOS」、私が参照下にある情報のいくつかについてお話しましょう「NIOSファンタジーは漂流」と。

Quartusエンジニアリングを設立します

ここでは、共通のハードウェアのQuartusプロジェクトを確立することは違いはありません、私は簡潔に述べたように、ここで言うことはありません。

Quartusエンジニアリング、各パーツのファイルフォルダ（これは個人的な習慣であり、以下に示すように、今、私は一般的なフレームワークを持っている）の良好な分布確立するIPコアの正式発足を格納するために使用され、ピンTCLファイルを格納するために使用される、個人書かを格納するために使用しますVコード。

ipcoretclverilog
ので、ここで、我々は資源に100MHzのクロックを必要とするボードのSDRAMを使用する必要がありますが、私たちの入力が50MHzのであるから、ここで作成したかどうかを決定するために、対応するPLL、PLLを作成PLLを必要としています。
完全なPLLを確立した後、私たちは、Qsysのを確立しています。SOPC Builderののそれ以前のバージョンのQsys、アウト仮想SOPCを作成することを主です。ツール - >>のQsysは、我々は次のインターフェイスを見ることができます開いた後に開くことができます。
そして、接続が追加された後に名前を変更することは、NIOS、SYSID、SDRAM、EPCS、JTAGの追加]をクリックします。NAME名前を変更する方法をすることができ、プレス「2」または「R」の後に選択されて、私は通常、このすべての名前に資本のいくつかの部分を変更します。これは、次のポイントはいくつかの注意について説明したが必要、警告やエラー発生の一部であってもよいです。
- 概略図は、以下の追加すべてのコンポーネントを示した後に
- 図17に示す特定の規則に従って接続、後に接続を形成し、下部は依然として次のエラーが存在することを発見しました。
- ここでは、次の設定を行い、NIOSコアを呼び出してダブルクリックし、特定のNIOSコアを設定する必要があります。セットアップが完了したら、あなたはエラーが消え見ることができます。
- その後、もちろん下のスクリーンショットのように右側に見ることができる多くのコンポーネントのアドレス空間、同じであるアドレス線のエラー警告やエラー、約いくつかの下方が存在するであろう。
- そして、あなたは私が習慣EPCSモジュールアドレスラインは、0x0に固定されている必要がありますどこの割り当てベースアドレスは自動的に、アドレスラインが割り当てられている>システム - をクリックすることができ、上記の接続は、図1に見ることができます。
- 上記の完了後、私たちはIRQに最後の1を中断するために注意を払うだけでなく、それらを一緒に接続するために覚えておく必要があります。
- 世代が生成され、トップタブバーをクリックした後、ページには、次のセクションをご確認ください覚えているでしょう。
- これまでのところ、のQsysの端部の形状。
私は通常、接続するコードを使用し、接続するための多目的参照回路図の形で、PLLとのQsysののQuartusの上部に追加し、それのこの部分は、個人の好みに依存します。コードの優れた可搬性を使用しますが、直感的な概略的な形で接続されていません。
その後コンパイルされ、SOFは、FPGA開発ボードにダウンロード。これまでのところ、すべての作業は、Quartusで完了する。

NIOSプロジェクトを設立します

記述データのこの部分は、基準によれば、次のように略記されている、非常に簡単です。

ストレージ・プロジェクトのためのスペースを選択して、私は通常のQsysのカタログに入れます
ファイル - >>新 - >> NIOS IIアプリケーションおよびBSPテンプレート
Sopcinfoは、次の行にすべての方法は、プロジェクトの名前と、Quartus内のファイルを選択しました
プロジェクトが生成された後、フォルダの左、右NIOS IIを選択 - >> BSPを生成します
生成した後は、Ctrl + Bをコンパイル
コンパイル後、実行Configuation、ダウンロードしたファイルを開く、適用、ファイル名を指定して実行
最後に、あなたは試運転ボックスの結果を待つことができます
最後に、成功した結果を置きます