UG902

Xilinx原版教程文档参见Xilinx Documentation navigator 中对应UG902：Vivado Design Suite User Guide High-Level Synthesis中的Manage Interface部分。

目录
Manage Interface

vivado HLS在RTL设计中创建了三个类型的管脚

时钟与复位管脚

block-level的接口协议

port-level的接口协议

管脚综合与OpenCL

block-level的接口协议
ref

https://blog.csdn.net/weixin_36474809/article/details/80600842?depth_1-utm_source=distribute.pc_relevant.none-task&utm_source=distribute.pc_relevant.none-task