verilog部分：
自动产生端口信号列表；
自动产生信号声明；
自动例化（能够识别例化之后连接的变更，优于emacs）
自动产生一些有规律的代码（类似generate语句）
用户定义参数化模版
UVM部分：
自动产生interface
自动产生uvm_field_*
各种uvm类的模版
插件在下面的链接里，在电脑的/home/zwj/.vim/bundle/路径下
http://bbs.eetop.cn/forum.php?mod=attachment&aid=MzkyNzY3fGM3OGZmZmQ2fDE1ODE0ODUxMjV8MTc2MTE0MXwzMDQ2MTE%3D
安装方法：将vlog_utilities.vim和uvm_utilities.vim拷贝到~/.vim/plugin下面
http://bbs.eetop.cn/forum.php?mod=attachment&aid=MzkyNzY2fDlmNWRkYzdhfDE1ODE0ODUxMjV8MTc2MTE0MXwzMDQ2MTE%3D
将vlog_AIde拷贝到任何目录，假设~/xxx/
假设你的rlt文件所在路径为：/proj/aaa/rtl
把以下代码添加到你的.cshrc里面
setenv VLOG_AIDE_HOME ~/xxx
setenv VLOG_LIBRARY_PATH ~/xxx/lib
setenv VLOG_AIDE_RTL_PATH /proj/aaa/rtl
Example在vlog_aide/example下面
参考文献：
【1】http://bbs.eetop.cn/thread-304611-1-5.html
