【Modelsim常见问题】ModelSim无时序仿真选项

本文由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。

网友原话：
到处试了半天总算解决了——setting——more EDA netlist Writer Settings——Generate nestlist for functional simulation only——off（默认on）

小梅哥补充：
还有，设置完了最好删了工程目录下的simulation文件夹，然后重新全编译quartus工程，否则门级网表不更新，还是一样的现象的。