处理器
1. CPU体系结构
- 冯·诺依曼结构（普林斯顿结构）
- 将程序指令存储器和数据存储器合并在一起
- 程序指令存储地址和数据指令存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同
- 如：Intel处理器、ARM7、MIPS处理器
- 哈佛结构
- 程序指令和数据分开存储
- 指令和数据可以有不同的数据宽度
- 采用独立的程序总线和数据总线，两条总线分时共用，执行效率高
- 改进的哈佛结构采用独立的地址总线和数据总线，数据总线用来在程序存储模块或数据存储模块与CPU之间传输数据，地址总线用来寻址程序和数据
- 如：AVR、ARM9、ARM10、ARM11、Crotex-A系列
2. 指令集
- RISC（精简指令集）
- 强调尽量减少指令集、指令单周期执行
- 目标代码会更大
- 如：ARM、MIPS、ProwerPC
- CSIC（复杂指令集）
- 强调增强指令的能力，减少目标代码的数量
- 指令复杂，指令周期长
3. 数字信号处理器（DSP）分类
- 定点DSP：只能用定点运算模拟浮点运算
- 浮点DSP：浮点运算用硬件实现，可在单周期完成，浮点运算处理速度高
存储器
1. 存储器分类
- 只读存储器（ROM）：非易失，掉电后信息不丢失
- 不可编程ROM
- 可编程ROM（PROM）
- 可擦除可编程ROM（EPROM）
- 点可擦除可编程ROM（E²PROM）
- 随机存取存储器（RAM）
- 静态RAM（SRAM）
- 动态RAM（DRAM）：SDRAM、DDR SDRAM等
- 双端口RAM（DPRAM）
- 内容寻址RAM（CAM）
- 先进先出队列（FIFO）
- 闪存（Flash）：非易失；只能将1写为0，不能将0写为1，擦除即把块内所有字节写为0xFF
- NOR（或非） Flash：接口属于标准SRAM接口；可芯片内执行，即程序可以直接在NOR内运行
- NAND（与非） Flash：接口必须由相应的控制电路进行转换，或通过地址线或GPIO产生接口信号控制；NAND Flash以块方式进行访问，不支持芯片内执行
- SPI NOR Flash：使用SPI访问，节省引脚；有的SPI NOR Flash支持DDR模式，访问速度更快
- 光/磁介质储存器
2. NOR Flash相关接口
典型的类SRAM接口
- 公用闪存接口（CFI）
- 从NOR Flash器件中读取数据的公开、标准接口。
- 可使用系统查询已安装Flash的参数，如：阵列结构参数、电气和时间参数以及器件支持的功能等。
- JEDEC规范的NOR
- JEDEC：电子电器设备联合会
- JEDEC规范的NOR无法直接通过命令度出容量等信息，需要读出制造商ID和设备ID，以确定Flash的大小
3. NAND Flash接口信号包括：
- I/O总线：传输地址、指令和数据，一般为8位或16位
- CE#：芯片使能信号
- WE#：写使能信号
- RE#：读使能信号
- CLE：指令锁存使能，CLE为高电平时，在WE#的上升沿，指令将被锁存到NAND地址寄存器中
- ALE：地址锁存使能，ALE高电平时，WE#信号的上升沿，地址将被锁存到NAND地址锁存器中
- R/B#：就绪/忙信号，该信号为漏极开路，需要上拉电阻