http://bbs.eeworld.com.cn/thread-66467-1-1.html
1 空闲是SCLK=1(C POA),DIN=1(因为写寄存器都是从写通讯寄存器开始,此时第8位必须为0,若DIN上存在干扰使BIT8=1则会持续等待后面7bitS,从而RDY不拉低。
2 缓冲和非缓冲:
非缓冲模式时,AD7705模拟输入前端的电阻电容的变化对AD转换精度影响很大,造成测量不准确,所以通常我们使用buf模式。因为缓冲模式可以适应前段温度,阻容参数变化,接入高阻抗信号源抗干扰能力强
3 不管是校准还是数据AD转换,数字滤波器同步位FSYNC都要置为0,否则RDY不会拉低;
4注意输入通道的电压范围,结合极性和增益。
5 注意CLK的设置,AD7705和TM7705说的不一样