FPGA常见组合逻辑和时序逻辑单元

FPGA常见组合逻辑和时序逻辑单元

      要写好FPGA代码，需要对组合逻辑和时序逻辑有基本的理解，当然还要知道FPGA内部的基本组合逻辑单元和时序逻辑单元。

    FPGA内部常见的组合逻辑单元包括：

1.数据选择器（多路器）

2.数据比较器

3.加法器

4.减法器（加法器）

5.乘法器

6.编码器

7.译码器

8.码转换器

    FPGA内部常见的时序逻辑单元包括：

1.锁存器

2.触发器

3.寄存器

4.移位寄存器

5.存储器