这一章关于闪存主要是SLC, MLC, TLC, 3D flash的比较，主要点如下：
1、FLASH的写步骤ISPP
2、在写数据之前要进行随机化编码
3、slc、mlc、tlc性能的比较
4、一个具体的flash读写的体系结构
5、目前定义的flash的IO接口规范
6、ssd里面并行性的体现
7、mlc为什么要采用格雷编码
8、tlc的三步编程操作
9、3D FLASH的相关特性
下面分别对这9个方面进行具体的分析：
1、FLASH的写步骤ISPP
闪存的编程操作实际是对闪存页的写操作，通过电压来完成的，那么闪存的编程操作特别地方是采用的ISPP，步进式的编程，如下：
从这个ISPP操作上可以看出，ISPP的中文是步进式编程操作，也就是说flash写操作的时候，施加编程电压的时候，不是电压一次到位，二是步进式的一步一步的，首先加个
，然后进行判断比较是否达到需要的编程电压，如果没有达到，在加，直到达到，也就是一步一步的完成电压的升高，完成指定编码数据的编程。
2、在写数据之前要进行随机化编码
之前都没有了解到，在编码数据写入flash阵列之前，还要进行随机化编码这步。这个步骤的目的是为了降低错误率。随机化编码就是让1和0平衡，这样在不同的字线之间编码的时候1和0相对均衡，就不会导致全是1编码，BL线上面的cell之间就有电子游走，导致bit的错误翻转。
具体的一个步骤，从图中也可以看出来：
3、slc、mlc、tlc性能的比较
从图上可以看出以下几个特性：
（1）slc的P/Ecycle 擦写次数可以达到几十万次，mlc、tlc都只能达到几千次
（2）slc的读写时间最短，tlc的读写时间最长。
（3）slc的读时间大概20多微秒，写时间大概200微秒；mlc的读时间大概50微秒，写时间大概500微秒，tlc的读时间大概75微秒，写时间很长，大概有1.2毫秒左右。
（4）擦写时间大概都是2~4ms.
4、一个具体的flash读写的体系结构
5、目前定义的flash的IO接口规范
6、ssd里面并行性的体现
这个图说明了一个ssd中的4个并行性，从图上可以看出首先是通道数是一个并行，每个通道配合一个控制器，拿实物对应一样，我们opsenssd上对应的那两个c卡槽就是两个通道；其次是一个通道上的chip并行，同样对应openssd上面的4个chip；然后是一个chip内部的die之间的并行；最后是一个die内的plane之间的并行。
7、mlc为什么要采用格雷编码
之间分析了mlc编程时候，知道它有4个状态，当时并没有考虑编码这个过程，但是也忽略了一个问题，那就是错误bit数。
当我们加电压的时候在电压临界时，就容易发生错误，如果没有编码，那么从10—>01就会发生2个bit的错误，但是进行格雷编码，也就是每相邻的两个状态之间只有一个bit不同，这样可以保证，即使是发生了码间误扰，最多也只有1个的bit错误。
这就是为什么采用格雷编码的原因！！！
8、tlc的三步编程操作
TLC的三步写步骤在当初做tlc controller已经了解的很清楚了，就是说tlc的三个逻辑页不是顺序写的，要通过规定好的步骤，先写哪个字线的哪一个逻辑页，再写哪个字线的逻辑页，如右上图所示，为什么这么做，分析可能的原因是，因为tlc一个cell里包含三个bit，那么的它的能量域非常细，如果LSB写了之后，再紧接着写CSB，这个时候会对第一个页的电子迁移造成影响，需要等待一段时间写之后，效果会更好。
tlc和slc、mlc的比较
从这个表可以看出来，tlc芯片采用slc模式，与之前的slc片子的读写时间相同，读时间大概20-30微秒，写时间大概200~300微秒。同时可以看出来，tlc的写延迟非常大，可以达到2.4ms。
9、3D FLASH的相关特性
首先3D FLASH没有采用传统的浮栅结构，而是采用了新的绝缘体用来存储电子Charge Trap，如下：
其次3D flash的另外一个特性就是它可以一次写三个逻辑页一个wl的数据下去，不在采用一页页的编程，而是一次都写入（1-pass）：
也就说说同一个wl上的三页数据同时被编程,那么编程步骤就是顺序的，需要的写时间是1.1ms：
最后分析3D FLSAH的性能参数：
从图上可以看出：
3D TLC也支持slc模式，在这个模式下，它的读写时间性能接近MLC的读写性能。
SD TLC在tlc模式下，读时间只有90微秒，并且之前一直有问题的写时间减少到1.1ms。（不是3D的tcl，写时间2.4ms）