DE2-115,芯片：Cyclone IV EP4CE115F29C7（主芯片）
1 新建工程导向文件
new-》new project wizard
创建工程后，创建Verilog源文件，命名与等层文件名相同，并存于scr源文件文件夹中
写入代码
//*******************************FILE HEAD**************************************
//*********************《Verilog HDL 设计与实战》配套源代码*********************
// FILE NAME : mux2to1.v
// FUNCTION : 2选1复用器
// AUTHOR :
// DATE & REVISION :
// COMPANY : 《Verilog HDL 设计与实战》
// UPDATE :
//******************************************************************************
module mux2to1(
input A,
input B,
input sel,
output reg Y
);
//*********************************always***************************************
// FUNCTION :根据sel的值选择输出信号Y是A还是B
//******************************************************************************
always @(A, B, sel)
begin
if(sel)
Y = B;
else
Y = A;
end
endmodule
// END OF mux2to1.v FILE *******************************************************
编译源文件成功后，设置分配引脚
assignment- >pin planer
我在引脚设置，将三个按键设置为输入，一个LEDR0设置为输出，具体引脚型号要根据芯片的引脚说明进行设置
进行编译compile
成功后，生成sof文件，便于烧代码的时候应用。
双击program device下载sof文件于板子中，此时应连接好板子usb了。此时采用的下载方法是JTAG，此种情况在FPGA断电后，代码就会在FPGA 中消失
写入成功，即可看到板子的上的显示了
关于USB驱动问题，如果找不到，要在电脑的设备管理中，通用串行总线控制。进行查找，若没有，就点击操作，扫描便可以出现Alter-USB了，然后就可以在quartus ＩＩ中 添加硬件了。
2.若想断电后，在通电FPGA可以正常工作，可以将代码存在FPGA芯片的配置芯片中，重新上电后，FPGA配置芯片可以重新给FPGA加载配置文件，这样FPGA切断usb连接线后断电再启动，又可以正常工作了。
此种情况选择的下载模式为AS模式（active serial programming），下载 .pof文件，此为配置文件，点击start开始下载配置文件。下载完成后，断开与电脑的连接线，断电后，重新打开后，FPGA依然可以正常工作。
注意，再烧入代码时，要将DE2-115硬件上的SW19开关，开至PROG模式，才可烧入pof扩展名的文件，否则烧录失败。烧录成功后，将开关在调至RUN即可，断电后，在重新打开代码即存入配置芯片EPCS64中。
也可用采用JTAG模式对配置文件进行烧入，需要项目转换，将sof文件转换成jic扩展名文件
File - convert programmingFile
generate
成功生成jic文件
即可通过JTAG模式烧入配置文件了
start
EPCS64是有烧写限制的，所以实验中禁止使用配置芯片。