一、异步时序逻辑电路特点及分类
1.特点：没有统一时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果；
在状态转移过程中，各存储部件的状态变化发生不同步，不同状态维持时间也不一定相同；
在研究时，无论输入信号是脉冲信号还是电平信号，对其变化过程均有一定影响；
2.分类：
输入信号形式：脉冲异步时序逻辑电路，储存器由触发器组成；输入信号为脉冲信号；
电平异步时序逻辑电路，存储电路由延迟元件组成，通过延迟加反馈实现记忆功能，输入信号为电平
输出是否与输入相关：Mearly,Moore
二、脉冲异步时序逻辑电路
1.输入脉冲信号必须满足的约束条件：
输入脉冲的宽度，必须保证触发器可靠翻转；
输入脉冲间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来；
不允许在两个及以上输入端同时出现脉冲。
Mealy型电路输出信号通常是脉冲信号；Moore型电路输出信号是电平信号。
2.脉冲异步时序逻辑电路分析：
写出电路的输出函数和激励函数的表达式；
列出电路次态真值表或次态方程组；
列出状态表和状态图；
画出时间图，并用文字描述电路逻辑功能。
当存储元件为时钟控制器，应将触发器的时钟控制端作为激励函数处理；
仅当时钟端由脉冲作用时，才根据触发器输入输出确定状态转移方向，否则触发器状态不变；
对于n个输入端的一位输入，只需考虑各自单独出现脉冲n种情况；
3.脉冲异步时序逻辑电路的设计
一般步骤与同步时序逻辑电路设计步骤大体相同；
应当注意：若有多个输入信号时，只需考虑多个输入信号中仅一个为1的情况；
存储电路采用时钟控制端触发器时，触发器的时钟端时作为激励函数处理的
三、电平异步时序逻辑电路
1.电路特点：
电路的输出和状态的改变是由输入信号的改变直接引起的，工作速度快；
电路的二次状态与激励状态仅仅相差一个时间延迟，即二次状态y是一个时间延迟后激励状态的“重现”
输入信号的一次变化可能引起二次状态的多变化。
2.输入信号的约束条件：
不允许两个及以上输入信号同时发生变化；
输入信号的变化引起的电路响应必须完全结束后，才允许输入信号再次变化；
3.电平异步时序逻辑电路的描述方法：
流程表：反映电路输出信号、激励状态与电路输入信号、二次状态之间的关系；
总态：电路输入和二次状态的组合，（x,y）。
总态图：反映稳定总态之间的转移关系及相应输入的有向图；
4.电平异步逻辑电路分析
根据逻辑电路图写出输出函数和激励函数表达式；
做出流程表；
作出总态图；
说明电路的功能；
5.电平异步逻辑电路的竞争：
当输入信号变化引起两个或以上状态量发生变化，由于各反馈回路延迟时间不同，使状态量的变化有先后顺序而导致不同状态响应过程的现象。
非临界竞争：竞争的结果最终能到达预定的稳态
临界竞争：竞争的结果可能使电路到达不同的稳态