1.高速链路中常用差分信号的形式传输数据和时钟
差分信号能很好的抑制噪声和共模漂移。
2.在PLL中 比如PCIE/DP/USB这些高速接口中 会用到差分参考时钟
其原因也在于差分参考时钟从晶振到SERDES IO的时候 噪声更小，而且可以减少共模漂移，这样的参考时钟品质更高，在实际给PLL使用的时候，PLL内部还是会先把差分时钟转为单端的同频时钟。
HDMI 2.0及之前的版本就可以不用差分参考时钟
差分信号与差分时钟
猜你喜欢
转载自blog.csdn.net/cy413026/article/details/131839882
今日推荐
周排行