一、逻辑综合及综合工具
从硬件的行为描述转换到电路结构，这种自动产生电路结构的过程称为综合。
它把设计人员从门级电路的设计中解脱出来，让设计人员把更多的精力放在电路的逻辑功能的设计上，只需要用专用的硬件描述语言把电路的功能描述清楚即可，这就大大提高了设计效率。同时，电路的设计者往往希望所设计的电路可以自由地移植到另外的环境和工艺下，所以他们希望这种移植工作不需要设计人员花费过多的精力，而由软件工具自动来完成。所以在当今的EDA设计与实现过程中，综合是一个非常重要的环节。
1 EDA工具的综合流程
就现有的EDA工具而言，逻辑综合就是将RTL级的描述转换为门级网表的过程，一般分3步完成这一过程。
- 首先将RTL描述转换成未优化的门级布尔描述，即布尔逻辑方程的形式，这个过程可以称为翻译，或者展平。
- 接下来执行优化算法，化简布尔方程，这一步叫作优化。
- 最后按照半导体工艺要求，采用相应的工艺库，把优化的布尔描述映射为实际的逻辑电路，这一步称作映射，即门级网表的映射。在这一过程中，提取工具会取出经过优化后的布尔描述，并利用从工艺库中得到的逻辑和时序信息去做网表。网表是对用户所提出的面积和速度指标的一种体现方式。工艺库中存有大量的标准单元的元器件信息，他们在功能上相同，但可以在速度和面积等特性上不同。