有诗云：苔花如米小，也学牡丹开。——袁枚
本篇笔记整理：Code_流苏(CSDN)
Last(在此处点击使用，直达文末)
Frist (在文末点击使用，返回文章首部)
★观前提示：本专栏笔记内容适合有一定的基础或复习时观看，内容如有错，还请大家评论指出！非常感谢！
0.思维导图
1.基本原理
◆ 将控制器看成产生固定时序控制信号的逻辑电路
◆ 输入信号：指令译码，时钟信号，反馈信号
◆ 输出信号：功能部件控制信号序列
◆ 设计目标：最少元件，最快速度
◆ 理论基础：布尔代数
◆ 组成器件：门电路，触发器
2.单总线结构CPU
- LOAD R0,6#
- MOVE R1,10
- ADD R0,R1
- STORE R0,(R2)
- JMP 1000
3.单总线结构CPU指令周期
◆ 定长指令周期：传统三级时序
- 2个机器周期，8个时钟周期、慢、设计简单
◆ 变长指令周期：现代时序
- 时钟周期数可变，快，设计复杂
4.定长指令周期时序产生器 传统三级时序
固定2个机器周期，8个时钟节拍
5.时序产生器状态机
6.硬布线控制器基本结构
时序产生器循环产生周期电位、节拍电位、供控制器对信号进行时间调制
7.单总线CPU控制信号生成
8.固定指令周期硬布线控制器设计过程
★小总结：在上一节的学习中，进行了总线结构CPU指令周期的学习，对相关知识有了一定的理解。本节内容，对硬布线控制器如何设计进行了学习，通过本节内容的学习，学习到了基本原理、单总线结构CPU等知识，对硬布线控制器设计等有了一定的认识。
Last (一键到达文章末尾)
First(一键返回到文章目录)
笔记内容学习资料：计算机组成原理微课版(谭志虎、秦磊华等编著)
课件资料及视频学习：MOOC计算机组成原理(华中科大)
计算机组成原理专栏——笔记及测验练习都在这
如果对大家有帮助的话，希望大家能多多点赞+关注！这样我动力会更足哦！ ღ( ´･ᴗ･` )比心。