DDR3设计，保姆式一站式教程，看这一篇文章就够了！
鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！
目录
一、DDR3简介
以下内容为DDR3硬件基础，选择重要的进行梳理一下，了解即可。
但是若想从知其然到知其所以然，高手进阶，必须要对硬件原理了解透彻。
Xilinx平台DDR3设计保姆式教程（1）DDR3基础简介
二、DDR3的各个时钟频率及带宽分析
对MIG 核的所有时钟频率进行讲解，以及行业上的频率说明。
DDR3的内存容量和带宽。
Xilinx平台DDR3设计保姆式教程（2）DDR3各时钟频率及带宽分析
三、DDR3 IP核（MIG）的使用教程
重点掌握MIG核的例化，各端口信号的了解，读写时序的掌握。
Xilinx平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序
四、DDR3基础篇——读写测试
对DDR3的读写测试，结合上一章MIG核的例化讲解，快读掌握DDR3的基础设计。
Xilinx FPGA平台DDR3设计保姆式教程（4）DDR3读写测试
五、DDR仿真篇
ddr3仿真模型的建立。
Xilinx FPGA平台DDR3设计保姆式教程（5）DDR3仿真篇
六、DDR3高级篇——模块复用
DDR3接口众多，为了简化设计，将DDR3再次封装，做成类似FIFO的读写模块，并具有复用性。
Xilinx FPGA平台DDR3设计保姆式教程（6）DDR高级篇
本章节写的较为简陋粗略 = =||