总结：
input 可以允许lvds标准要求的电压（1.8或2.5）和 bank 电压不匹配，output 不允许
lvds标准要求的电压（1.8或2.5）和 bank 电压匹配 ，100Ω电阻可外部也可内部
lvds标准要求的电压（1.8或2.5）和 bank 电压不匹配，100Ω电阻必须外接
若ac coupling ，需要提供共模电压，
7系列必须用外部共模电压，ultra系列可用外部，也可用内部 DQS_BIAS
--------------------------------------------------------------------------------------------------------------------------------------------------------------
1 7系列中在vivado中的截图，
off-term termination 是用于ssn 和 power 分析的，不影响实际的电路
in_term 是用于 input 的串联电阻，提供定值的电阻选择（40Ω，50Ω，60Ω），相当于 HP 的 DCI 功能，只不过DCI是根据 vrp 的 240Ω实时调整的
在7系列的 ibufds 中也有 diff_term的参数(100Ω)，相当于ultrascale 和 ultrascale + 的 diff_term_adv
7系列 input不提供内部共模电压，DQS_BIAS 是ultrascale系列新加的功能，所以如果7系列用 ac coupling（接电容），则外部要 加上下拉电阻 1/2vcco。
2 以下是 ultrascale及ultrascale+系列的截图， bank电压检查规则见 ： https://www.xilinx.com/support/answers/43989.html，重点参考 ug571
去掉了 in_term ，增加了 output_impendance , odt, diff_term_adv
ultrascale 和 ultrascale+系列用output_impendence 和 odt 代替了 in_term
output_impendance 是设置内部驱动电阻，用来与外部走线电阻匹配。
odt 是设置内部终端电阻，用来防止反射。
diff_term_adv 是接收端的100欧 p-n 之间的电阻
lvds有ac coupling 和 dc coupling 两种接法，其他的高速差分没有dc coupling
AC coupling 的接法是中间隔电容（下图二，100nf,电阻和电容靠近input），之后接共模电压，共模电压在 lvds接口提供中间电平，在其他的高速差分接口p端接地，n端上拉到vcco（下图三红蓝）
共模电压可以外部接，也可以内部接，
要内部接 需要添加管脚约束 set_property DQS_BIAS TRUE|FALSE [get_ports port_name] ， 而在vivado2018.1之前可以直接在 ibufds 中开启 ， （下图三绿四五）。
外部接则满足 0.6-1.1v 的要求，一般是1/2的vcco。
如果输入要求的供电标准与实际的bank电压不符合，如 input lvds_25 在1.8v bank上，则必须使用外部100Ω差分电阻，ac couping 接法如下图二，也可以用内部bias , dc couping 也可以
同时，在ac couple 中要求 rx equalization 必须设置为 level0-level4 , 在 dc couple中 则必须设置为 eq_none, 放大系数如下图三
