1.介绍
通用时钟系统（UCS）最多包含5个时钟源：
1.XT1CLK
支持低频：32768HZ手表晶振、标准晶振、共振器
高频：4-32MHZ外部时钟源
XT1CLK能够用作FLL的参考时钟。某些设备可能只支持低频，详细参数参照规格书。
2.VLOCLK
内部低功耗低频时钟，典型值10KHZ。
3.REFOCLK
也可用作FLL的参考时钟。
4.DCOCLK
内部数控振荡器（DCO），可被FLL稳定。
5.XT2CLK
可选高频振荡器，可用作标准振荡器，共振器、4-32MHZ外部时钟源，也可用作FLL的参考时钟。
3个可用时钟信号：
1.ACLK
辅助时钟，ACLK可被软件选用XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIV 和XT2CLK（如果可用）。DCOCLKDIV是DCOCLK被FLL的1、2、4、8、16、32分频时钟。可用软件配置为外围模块时钟源。
2.MCLK
主时钟。MCLK可被软件选用XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIV 和XT2CLK（如果可用）。可用软件配置为CPU和系统时钟源。
3.SMCLK
子系统主时钟。SMCLK可被软件选用XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIV 和XT2CLK（如果可用）。可用软件配置为外围模块时钟源。
2.USC操作
复位后，UCS模块默认配置如下：
1.XT1处于LF模式，XT1供应XT1CLK，XT1CLK供应ALK。
2.DCOCLKDIV供应MCLK。
3.DCOCLKDIV供应SMCLK。
4.锁相环（FLL）开启，FLL选择XT1CLK为参考源
5.设备有XIN和XOUT共享通用I/O，当IO为XT1配置才可用，如果XIN和XOUT没有共享到通用IO，XT1才可用。
6.XT2IN和XT2OUT没有共享到通用IO，XT2才可用。
内部低功耗低频率振荡器VLO
当VLO用于ACLK, MCLK, or SMCLK（SELA = 1 SELM = 1 SELS = 1）时钟源时启用。
内部平衡低频参考振荡器REFO
REFO可用作振荡器不可用的代价敏感应用。典型值32.768KHZ，用作稳定的参考频率FLLREFCLK。REFO结合FLL提供可变范围的系统时钟。不启用不消耗能量。
XT1振荡器
XT1振荡器支持低频模式（XTS=0）下32768HZ的超低功耗手表频率，手表晶振连接XIN和XOUT，没有其他外部连接。 软件选择XCAP位配置为内部在低频模式下提供负载电容，电容值可选2pF、6pF、9pF、12pF（典型值）。如果需要也可以添加额外的外部电容。
在某些设备中，XT1在高频模式（XTS=1）也支持高速振荡器。高速晶体或谐振器连接XIN和XOUT，并需要在两个终端上外部电容。
XT2振荡器
XT2与XT1在高频模式参数完全相同
数控振荡器DCO
DCO能够被DCORSEL, DCO, 和 MOD位配置，也可被FLL稳定频率。通过配置SELREF位，FLL能够接收不同的参考源XT1CLK, REFOCLK, 和 XT2CLK (如果可用) 。n的值被FLLREFDIV位配置（n=1、2、4、8、12、16，默认值是1）
FLLD位配置预分频的值D为1、2、4、8、16和32，默认D=2，MCLK和SMCLK源于DCOCLKDIV。
除法器（N+1）和预分频值D决定DCOCLK和DCOCLKDIV频率。FLLN位配置除法器（N+1）的值，最小N=2，如果无意写入FLLN=0，逻辑上将导致FLLN=1。所以设置FLLN=0和FLLN=1结果相同。
调节DCO频率
默认FLL开启，设置SCG0和SCG1将其关闭。当FLL关闭时，DCO继续以UCSCTL0和UCSCTL1的配置运行。PUC后DCORSEL = {2}、DCO = {0}，MCLK和SMCLK源于DCOCLKDIV。因为CPU执行代码使用MCLK，而MCLK来自于快速启动的DCO，使用PUC后到执行第一行代码所需时间不超过5微秒。
DCOCLK频率通过以下方式设定：
- DCORSEL中的3位选择8个DCO频率的其中一个
- DCO中的5位将上述频率再次分成32个频率，步进约8%
- MOD中的5位在DCO和下一个更高的频率DCO+1之间切换，当DCO = {31}，MOD位无效，因为DCO已经是范围内最高频率了
锁频环FLL
FLL连续地向上或向下计数频率积分器，驱动DCO的频率积分器的输出能够在UCSCTL0和UCSCTL1读取，计数值被 fFLLREFCLK/n加一或者 fDCOCLK/[D × (N+1)]减一调整。