关于时钟系统：
基本的时钟输入源有三个：
1-ACLK： 辅助时钟信号。由图所示，ACLK 是从 FLXT1CLK 信号由 1/2/4/8 分频器分频后所得到的。由BCSCTL1 寄存器设置DIVA相应为来决定分频因子.ACLK可用于提供CPU外围功能模块作时钟信号使用。
2-MCLK： 主时钟信号。由图所示，MCLK 是由 3 个时钟源所提供的。他们分别是LFXT1CLK，XT2CLK（F13、F14，如果是 F11，F11X1 则由 LFXT1CLK 代替），DCO 时钟源信号提供.MCLK主要用于MCU和相关系统模块作时钟使用。同样可设置相关寄存器来决定分频因子及相关的设置。
3-SMCLK： 子系统时钟，SMCLK 是由 2 个时钟源信号所提供。他们分别是XT2CLK（F13、F14）和DCO，如果是F11、F11X1则由LFXT1CLK代替TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。
关于io管脚：
关于输入输出配置：
关于输入寄存器：
关于输出寄存器：
关于引脚功能选择寄存器：
