RISC-V处理器
一、 PULP项目
基于RISC-V处理器的项目。并行超低功耗处理器（parallel ultra low power），瑞士联邦理工学院开发。实现一个开放、可扩展的Soc，总功耗在毫瓦级，满足IoT设备对计算能力的需求。物联网、终端计算和边缘计算。
目前物联网的设备需要大量数据的读取，甚至人脸识别等视觉，但是对单核处理器算力不够，处理不了。在数据传输中通讯过程消耗大量功耗。移动端和智能驾驶上的应用无法满足。
架构图如下：
采用多核、可扩展的RISC-V指令集。
多核低延迟的互连结构、SRAM的2级cache，多总线，经过多次流片。满足并行性处理。
PULP是一个多核SoC，处理器两种：一种是Openrisc的or10N，另一种采用RISC-V指令集的RI5CY。
实现低功耗、高性能：
（1）并没有在总线上外挂加速器，而是采用扩展指令集。
（2）共享指令cache，提高存储性能。多核处理器共享cache，解决多核一致性问题。
（3）设计了指令预取buffer，减小取指令的延迟。
（4）紧耦合数据缓存：SCM，进行数据缓存
在RI5CY处理器上进行了指令集扩展：
算术指令扩展；硬件循环loop指令加速；存取指令的自增；累加；乘加；向量操作
2018年被硅谷风投公司进行流片产业化应用。实现了前沿的能源效率，功耗超低，具有高度可配置性，毫瓦级高性能处理，满足物联网应用的计算需求。满足多传感器产生的数据流应用。超低功耗可编程架构，支持各种开源库。
GAP8处理器：主要用于边缘计算和物联网市场。主频250MHZ，55nm台积电工艺，包括一个加速卷积神经网络的神经处理器。MCU控制器和计算引擎。目前支持两种操作系统，PULP，不支持linix等复杂操作系统。
RI5CY：最早的采用risc-v架构的开源处理器核，2016年成为RISC-V内核之一，基金会认可。2020年2月更名CV32E40P，OpenHw平台维护，是32位按序in-order调度的处理器内核，四级流水线，实现了RV32指令集。
实用级处理器，2级的蜂鸟小平台是MCU，四级高性能起步，具有实用价值，实现了定制指令，可进行数字信号处理的应用，被大公司如谷歌、IBM集成评估。只实现了特权ISA的子集，目前可在低复杂度OS上运行。在linux上需要更多特权级别，内存保护单元内存管理单元。还在不断完善。
四级流水结构：取值，译码，执行，回写。
（1）指令集
CV32E40：支持I、C、M这三类指令集的扩展。
risc-v特点是模块化。
RV32I，核心基础ISA，运行一个完整的基础整数指令集。
支持乘除法RV32M、压缩指令扩展RV32C、单精度浮点RV32F。RV32V支持向量运算。
模块化避免了增量ISA。只有需要的指令集成进来，高效。
寻址方式：4种。立即数寻址、寄存器寻址、load指令的基地址寻址，分支跳转寻址pc
（2）微结构
四级流水。指令接口取指令，数据接口取数据，哈佛结构。C、E控制和使能信号。
数据冒险：foward电路，bypass电路
指令预取Buffer：队列buffer、FIFO；cache方式。位于多核共享指令缓存和处理器核之间
看着时序手册进行设计。
处理器接口情况
内核->加入总线外设->SoC。