一：时钟树
1．当HSI被用于作为PLL时钟的输入时，系统时钟能得到的最大频率是64MHz。
2．对于内部和外部时钟源的特性，请参考相应产品数据手册中“电气特性”章节。
用户可通过多个预分频器配置AHB、高速APB(APB2)和低速APB(APB1)域的频率。 AHB和
APB2域的最大频率是72MHz。 APB1域的最大允许频率是36MHz。 SDIO接口的时钟频率固定
为HCLK/2。
RCC通过AHB时钟(HCLK)8分频后作为Cortex系统定时器(SysTick)的外部时钟。通过对SysTick
控制与状态寄存器的设置，可选择上述时钟或Cortex(HCLK)时钟作为SysTick时钟。 ADC时钟
由高速APB2时钟经2、 4、 6或8分频后获得。
定时器时钟频率分配由硬件按以下2种情况自动设置：
1. 如果相应的APB预分频系数是1，定时器的时钟频率与所在APB总线频率一致。
2. 否则，定时器的时钟频率被设为与其相连的APB总线频率的2倍。
小容量、中容量和大容量产品的复位和时钟控制(RCC) STM32F10xxx参考手册
FCLK是Cortex™-M3的自由运行时钟。详情见ARM的Cortex™-M3技术参考手册。
二、系统时钟配置流程
static void SetSysClockTo72(void)